JPH02109369A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02109369A JPH02109369A JP26193788A JP26193788A JPH02109369A JP H02109369 A JPH02109369 A JP H02109369A JP 26193788 A JP26193788 A JP 26193788A JP 26193788 A JP26193788 A JP 26193788A JP H02109369 A JPH02109369 A JP H02109369A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- oxide film
- field oxide
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000010408 film Substances 0.000 abstract description 26
- 239000010409 thin film Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000011511 Diospyros Nutrition 0.000 description 1
- 244000236655 Diospyros kaki Species 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ｌ卒業上の利用分野〕
この発明は、半導体装置に関し、さらに詳しくは、ゲー
ト長を比較的小さく、ゲート幅をこれよりも広く形成さ
せるＭＯＳトランジスタにおいて、ゲート電極構造の改
良に係るものである。
ト長を比較的小さく、ゲート幅をこれよりも広く形成さ
せるＭＯＳトランジスタにおいて、ゲート電極構造の改
良に係るものである。
第３図は従来のこの種のＭＯＳトランジスタにおけるコ
ンタクト形成工程前でのゲート電極の態様を示すｉＦ面
図である。
ンタクト形成工程前でのゲート電極の態様を示すｉＦ面
図である。
すなわち、この第３図に示す従来例構成において、符号
１はチャネル部分２の周囲を囲むフィールド酸化膜であ
り、また、３ｃはこれらのチャネル部分２およびフィー
ルド酸化膜１の上面に図示しないゲート絶Ｍ薄膜を介し
て形成されるゲート電極である。なお、図中、 ４ｃは
前記フィールド酸化膜１のエツジ部とゲート電極３ｃと
の交差部を示している。
１はチャネル部分２の周囲を囲むフィールド酸化膜であ
り、また、３ｃはこれらのチャネル部分２およびフィー
ルド酸化膜１の上面に図示しないゲート絶Ｍ薄膜を介し
て形成されるゲート電極である。なお、図中、 ４ｃは
前記フィールド酸化膜１のエツジ部とゲート電極３ｃと
の交差部を示している。
しかして、この従来例の場合には、まず、チャネル部分
２とフィールド酸化膜ｌとをそれぞれに形成した後、こ
れらの−トにゲート絶縁薄膜を形成させ、続いて、その
］二簡にゲートポリシリコンをデポジットした上で、写
真製版法およびエツチングによりゲート電極３ｃを形成
させて、所期のゲートＴｆ、Ｖｉ構造、ひいてはＭＯＳ
トランジスタを１ｉＩるのである。
２とフィールド酸化膜ｌとをそれぞれに形成した後、こ
れらの−トにゲート絶縁薄膜を形成させ、続いて、その
］二簡にゲートポリシリコンをデポジットした上で、写
真製版法およびエツチングによりゲート電極３ｃを形成
させて、所期のゲートＴｆ、Ｖｉ構造、ひいてはＭＯＳ
トランジスタを１ｉＩるのである。
（発明が解決しようとする課題〕
しかしながら、ｎ１記のように構成される従来のゲート
？を極構造においては、フィールド酸化膜ｌのエツジ部
とゲート電極３Ｃとの交差部４Ｃにあって、このゲート
’ｔ Ｍ ３ Ｃへの電圧印加時に電界集中を生じ、こ
のために同部分４Ｃでのゲート絶縁薄膜が絶縁破壊され
ると云う問題点があった。
？を極構造においては、フィールド酸化膜ｌのエツジ部
とゲート電極３Ｃとの交差部４Ｃにあって、このゲート
’ｔ Ｍ ３ Ｃへの電圧印加時に電界集中を生じ、こ
のために同部分４Ｃでのゲート絶縁薄膜が絶縁破壊され
ると云う問題点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その１−１的とするところは、ゲート
電極への電圧印加時におけるゲート絶縁薄＋１Ｑの絶縁
破壊を防止し得るようにした。この種の半導体装置を提
供することである。
なされたもので、その１−１的とするところは、ゲート
電極への電圧印加時におけるゲート絶縁薄＋１Ｑの絶縁
破壊を防止し得るようにした。この種の半導体装置を提
供することである。
前記目的を達成するために、この発明に係る半導体装置
は、ゲート長を比較的小さく、ゲート幅をこれよりも広
く形成させるＭＯＳトランジスタにおいて、フィールド
酸化膜と喰ねられるゲート電極部分の幅をゲート長より
も広く形成させると共に、フィールド酸化膜のエツジ部
と交差されるゲート″Ｉ′ｉ！極部分の幅をゲート長よ
りも長く形成させたものである。
は、ゲート長を比較的小さく、ゲート幅をこれよりも広
く形成させるＭＯＳトランジスタにおいて、フィールド
酸化膜と喰ねられるゲート電極部分の幅をゲート長より
も広く形成させると共に、フィールド酸化膜のエツジ部
と交差されるゲート″Ｉ′ｉ！極部分の幅をゲート長よ
りも長く形成させたものである。
〔作 用）
すなわち、この発明においては、フィールド酸化膜のエ
ツジ部と交差されるゲート電極部分の幅をゲート長より
も長く形成させであるために、ゲート電極への電圧印加
時にあって、この交差部に加えられる局部的な電界集中
を減少でき、これによって同部分に対応するゲート絶縁
薄膜の絶縁破壊を低減し得るのである。
ツジ部と交差されるゲート電極部分の幅をゲート長より
も長く形成させであるために、ゲート電極への電圧印加
時にあって、この交差部に加えられる局部的な電界集中
を減少でき、これによって同部分に対応するゲート絶縁
薄膜の絶縁破壊を低減し得るのである。
以下、この発明に係る半導体装置の実施例につき、第１
図および第２図を参照して詳細に説明する。
図および第２図を参照して詳細に説明する。
第１図はこの発明の一実施例を通用したＭＯ５＋−ラン
ジスタにおけるコンタクト形成工程１１１「でのゲート
Ｔｉ極の態様を示す・Ｙ面図、第２図は他の実施例によ
る同北平面図であり、これらの第１図および第２図の各
実施例構成において、前記第３図の従来例構成と同一符
号は同一または相当部分を示している。
ジスタにおけるコンタクト形成工程１１１「でのゲート
Ｔｉ極の態様を示す・Ｙ面図、第２図は他の実施例によ
る同北平面図であり、これらの第１図および第２図の各
実施例構成において、前記第３図の従来例構成と同一符
号は同一または相当部分を示している。
すなわち、これらの第１図および第２図に示すそれぞれ
の各実施例構成においても、符号ｌはチャネル部分２の
周囲を囲むフィールド酸化膜であり、また、３ａ、３ｂ
はこれらのチャネル部分２およびフィールド酸化膜１の
上面に図示しないゲート絶縁薄■ｑを介して形成された
それぞれにゲート電極であって、第１図実施例構成の場
合には、前記フィールド酸化膜ｌと帆ねられるゲート電
極部分の幅をゲート長よりも広く形成させると共に、フ
ィールド酸化膜１のエツジ部と交差されるゲート電極部
分の幅をゲート長よりも長く形成させ、かつ同交差部分
からｍ記チャネル部分２にかけたゲート電極部分を階段
状に幅狭く形成させてあり、この場合と同様にして、第
２図実施例構成の場合には、フィールド酸化膜ｌと市ね
られるゲート電極部分の幅をゲート長よりも広く形成さ
せると共に、フィールド酸化膜ｌのエツジ部と交差され
るゲート電極部分の幅をゲート長よりも長く形成させ、
かつ同交差部分からチャネル部分２にかけたゲートＴ１
極部分を斜め傾斜状に幅狭く形成させたちのある。なお
、こ１でも１図中、４ａ、柿はそれぞわに前記フィール
ド酸化膜ｌのエツジ部とゲートＪＩＪｉ３ａ、３ｂとの
交差部を示している。
の各実施例構成においても、符号ｌはチャネル部分２の
周囲を囲むフィールド酸化膜であり、また、３ａ、３ｂ
はこれらのチャネル部分２およびフィールド酸化膜１の
上面に図示しないゲート絶縁薄■ｑを介して形成された
それぞれにゲート電極であって、第１図実施例構成の場
合には、前記フィールド酸化膜ｌと帆ねられるゲート電
極部分の幅をゲート長よりも広く形成させると共に、フ
ィールド酸化膜１のエツジ部と交差されるゲート電極部
分の幅をゲート長よりも長く形成させ、かつ同交差部分
からｍ記チャネル部分２にかけたゲート電極部分を階段
状に幅狭く形成させてあり、この場合と同様にして、第
２図実施例構成の場合には、フィールド酸化膜ｌと市ね
られるゲート電極部分の幅をゲート長よりも広く形成さ
せると共に、フィールド酸化膜ｌのエツジ部と交差され
るゲート電極部分の幅をゲート長よりも長く形成させ、
かつ同交差部分からチャネル部分２にかけたゲートＴ１
極部分を斜め傾斜状に幅狭く形成させたちのある。なお
、こ１でも１図中、４ａ、柿はそれぞわに前記フィール
ド酸化膜ｌのエツジ部とゲートＪＩＪｉ３ａ、３ｂとの
交差部を示している。
しかして、これらの第１図および第２図に示す各実施例
の場合にあっても、まず、それぞれのチャネル部分２と
フィールド酸化膜Ｉとを形成した後、これらのトにゲー
ト絶縁薄膜を形成させ、続いて２その上面に共にゲート
ポリシリコンをデポジットし、このゲートポリシリコン
を写真製版法およびエツチングによりバターニング整形
してゲート電極３ａ、３ｂを形成させ、このようにして
所期のゲート電極構造を有するＭＯＳトランジスタを構
成するのである。
の場合にあっても、まず、それぞれのチャネル部分２と
フィールド酸化膜Ｉとを形成した後、これらのトにゲー
ト絶縁薄膜を形成させ、続いて２その上面に共にゲート
ポリシリコンをデポジットし、このゲートポリシリコン
を写真製版法およびエツチングによりバターニング整形
してゲート電極３ａ、３ｂを形成させ、このようにして
所期のゲート電極構造を有するＭＯＳトランジスタを構
成するのである。
従って、これらの各実施例の場合には、フィールド酸化
膜ｌのエツジ部と交差されるゲート′？ＩＩＶｆｉ３ａ
、３ｂ部分での幅を、それぞれにそのゲート長よりも長
く形成させであるために、このゲート電極３ａ、３ｂへ
の電圧印加時にあって、各交差部４ａ、４ｂに加えられ
る局部的な電界集中をそれぞれに減少させ得るのである
。
膜ｌのエツジ部と交差されるゲート′？ＩＩＶｆｉ３ａ
、３ｂ部分での幅を、それぞれにそのゲート長よりも長
く形成させであるために、このゲート電極３ａ、３ｂへ
の電圧印加時にあって、各交差部４ａ、４ｂに加えられ
る局部的な電界集中をそれぞれに減少させ得るのである
。
（発明の効果）
以上詳述したように、この発明によれば、ゲート長を比
較的小さく、ゲート幅をこれよりも広く形成させるＭＯ
Ｓトランジスタのゲート電極構造において、フィールド
酸化膜と重ねられるゲート電極部分の幅をゲート長より
も広く形成させると共に、フィールド酸化膜のエツジ部
と交差されるゲート電極部分の幅をゲート長よりも長く
形成させであるために、簡単な構造であるにも拘わらず
、ゲート電極への電圧印加時に、この交差部に加えられ
る局部的な電界集中を効果的に減少させることができる
もので、結果的には、この構成によって、こわらのフィ
ールド酸化膜のエツジ部とゲート′賀極部との交差部分
に対応したゲート絶縁Ｖ４膜での絶縁破壊を良好に回避
できて、この種のＭＯＳトランジスタの品質を向トさせ
得るのであり、しかも、構造的にも極めて簡単で容易に
実施可能であるなどの優れた特長をイイするものである
。
較的小さく、ゲート幅をこれよりも広く形成させるＭＯ
Ｓトランジスタのゲート電極構造において、フィールド
酸化膜と重ねられるゲート電極部分の幅をゲート長より
も広く形成させると共に、フィールド酸化膜のエツジ部
と交差されるゲート電極部分の幅をゲート長よりも長く
形成させであるために、簡単な構造であるにも拘わらず
、ゲート電極への電圧印加時に、この交差部に加えられ
る局部的な電界集中を効果的に減少させることができる
もので、結果的には、この構成によって、こわらのフィ
ールド酸化膜のエツジ部とゲート′賀極部との交差部分
に対応したゲート絶縁Ｖ４膜での絶縁破壊を良好に回避
できて、この種のＭＯＳトランジスタの品質を向トさせ
得るのであり、しかも、構造的にも極めて簡単で容易に
実施可能であるなどの優れた特長をイイするものである
。
第１図および第２図はこの発明の各別の実施例を通用し
たＭＯ５Ｉ−ランジスタにおけるコンタクト形成工程面
でのゲート電極の態様を示す平面図であり、また、第３
図は従来例による同上ＭＯＳトランジスタにおけるコン
タクト形成工程益でのゲート電極の態様を示す平面図で
ある。 ｌ・・・・フィールド酸化膜、２・・・・チャネル部分
、３ａ、３ｂ・・・・ゲー ト電極、 ４ａ、４ｂ・・
・・交差部分。 代理人 大 岩 増 組入１図 第３図 ２；＋次冬）し音？、今一 ４ａ；交７１（Ｐ小
たＭＯ５Ｉ−ランジスタにおけるコンタクト形成工程面
でのゲート電極の態様を示す平面図であり、また、第３
図は従来例による同上ＭＯＳトランジスタにおけるコン
タクト形成工程益でのゲート電極の態様を示す平面図で
ある。 ｌ・・・・フィールド酸化膜、２・・・・チャネル部分
、３ａ、３ｂ・・・・ゲー ト電極、 ４ａ、４ｂ・・
・・交差部分。 代理人 大 岩 増 組入１図 第３図 ２；＋次冬）し音？、今一 ４ａ；交７１（Ｐ小
Claims (1)
- ゲート長を比較的小さく、ゲート幅をこれよりも広く形
成させるＭＯＳトランジスタにおいて、フィールド酸化
膜と重ねられるゲート電極部分の幅をゲート長よりも広
く形成させると共に、フィールド酸化膜のエッジ部と交
差されるゲート電極部分の幅をゲート長よりも長く形成
させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26193788A JPH02109369A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26193788A JPH02109369A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02109369A true JPH02109369A (ja) | 1990-04-23 |
Family
ID=17368757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26193788A Pending JPH02109369A (ja) | 1988-10-18 | 1988-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02109369A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793084A (en) * | 1995-09-28 | 1998-08-11 | Hyundai Electronics Industries Co., Ltd. | Transistor for providing protection from electrostatic discharge |
| KR100466963B1 (ko) * | 2001-12-27 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터 |
-
1988
- 1988-10-18 JP JP26193788A patent/JPH02109369A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793084A (en) * | 1995-09-28 | 1998-08-11 | Hyundai Electronics Industries Co., Ltd. | Transistor for providing protection from electrostatic discharge |
| KR100466963B1 (ko) * | 2001-12-27 | 2005-01-24 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
| JP2008515186A (ja) | 電界効果トランジスタ | |
| GB1586392A (en) | Field-effect transistors | |
| US5700728A (en) | Method of forming an MNOS/MONOS by employing large tilt angle ion implantation underneath the field oxide | |
| JPH02109369A (ja) | 半導体装置 | |
| US5403755A (en) | Method for fabricating a thin film transistor | |
| JPH0469435B2 (ja) | ||
| JP3264724B2 (ja) | 半導体装置 | |
| JPH0661481A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62122275A (ja) | Ｍｉｓ型半導体装置 | |
| JPH07106588A (ja) | 半導体装置およびその製造方法 | |
| JP3652525B2 (ja) | 半導体デバイス | |
| KR100611743B1 (ko) | 멀티플 게이트 박막 트랜지스터 | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| JPS59200465A (ja) | Ｍｉｓ型トランジスタおよびその製造方法 | |
| KR100190370B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02122648A (ja) | 半導体装置の製造方法 | |
| JPH05335589A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100232172B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3312617B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0691104B2 (ja) | 自己整合型薄膜トランジスタ | |
| KR960006049A (ko) | 반도체 이피롬 셀 및 그 제조방법 | |
| JPH02207536A (ja) | 半導体装置 | |
| JPH05218418A (ja) | 薄膜トランジスタ |