KR960005552A - 디지탈 변조/복조방법 및 이를 이용한 장치 - Google Patents

디지탈 변조/복조방법 및 이를 이용한 장치 Download PDF

Info

Publication number
KR960005552A
KR960005552A KR1019950020265A KR19950020265A KR960005552A KR 960005552 A KR960005552 A KR 960005552A KR 1019950020265 A KR1019950020265 A KR 1019950020265A KR 19950020265 A KR19950020265 A KR 19950020265A KR 960005552 A KR960005552 A KR 960005552A
Authority
KR
South Korea
Prior art keywords
code
modulation
bit
digital modulation
digital
Prior art date
Application number
KR1019950020265A
Other languages
English (en)
Other versions
KR0184936B1 (ko
Inventor
다까로 모리
가즈나리 마쓰이
다꾸미 하야시야마
Original Assignee
슈즈이 다께오
니홍 빅타 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6308317A external-priority patent/JPH08149013A/ja
Priority claimed from JP7100012A external-priority patent/JP3013745B2/ja
Application filed by 슈즈이 다께오, 니홍 빅타 가부시기가이샤 filed Critical 슈즈이 다께오
Publication of KR960005552A publication Critical patent/KR960005552A/ko
Application granted granted Critical
Publication of KR0184936B1 publication Critical patent/KR0184936B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

디지탈 변조방법 및 장치는 접속코드를 이용하여 코드시퀸스를 형성하기 위하여 n 채널 비트(nm)을 각각 구성하는 디지탈 변조코드로 연속적으로 변환된다.
변조코드 시퀸스와 접속코드의 부분의 비트패턴은 변경되거나 부가적인 비트패턴이 최소 반전간격 최대 반전간격 및 디지탈 합을 만족시키도록 변조코드 시퀸스에 삽입된다. 복조방빕 및 장치는 변조작동에 반대된다.

Description

디지탈 변조/복조방법 및 이를 이용한 장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도∼제1d도는 본 발명의 제 1 실시예의 디지탈 변조 작동의 설명도.
제2a도∼제2c도는 접속비트를 선행하고 후행하는 비트가 모두 1 일때 제 1 실시예를 따르는 디지탈 변조작동의 설명도.
제3a도∼제3d도는 Tmax 이상의 연속 0 이 접속비트를 선행하고 추종하는 위치에 나타날때 제 1 실시예를 따르는 디지탈 변조작동의 설명도.

Claims (58)

  1. 변조장치는 m 비트 데이터 코드를 연속으로 d 연속 논리기호 0이 논리기호 1 사이에 위치한 소정의 최소 반전간격 조건을 만족시키는 n 채널 비트(n>m)를 각각 구성하는 디지탈 변조코드로 변환시키는 변조단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 d-1 비트의 접속코드를 끼우는 논리기호는 접속코드 삽입단계를 포함하고, 상기 접속코드의 소정의 천이 간격 조건을 만족하도록 결정되며, 변조코드 시퀸스의 접속코드를 선행하여 추종하는 두개의 비트 피이스를 논리 기호 0으로 변환시키고, 두개의 1 비트 피이스가 모드 1인 경우 접속코드의 1 비트를 논리기호 1로 설정하는 제 1 변환 단계와, d+1 연속 0이 접속코드를 선행하고, 추종하는 1 비트에 나타나고, 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트스트링에 나타나는 경우, 접속코드의 1 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 d+1번째 비트 위치에 위치한 비트를 논리기호 1로 변환시키는 제 2 변환단계를 포함하는 것을 특징으로 하는 디지탈 변조방법.
  2. 제 1 항에 있어서, 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 양비트 스트링에 나타나면, 상기 접속코드를 선행하고 추종하는 디지탈 변조코드에 대해 d+1번째 비트위치에 위치한 하나 또는 모두가 소정의 DSV(Digital Sum Value)를 구성시키기 위해 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
  3. 제 1 항에 있어서, 상기 변조코드 시퀸스를 토대로 기록신호를 생성하는 기록신호 생성단계와 소정의 기록매체 (a) 기록신호를 기록하는 기록단계를 더 포함하는 것을 특징으로 하는 디지탈 변조장치.
  4. 제 3 항에 있어서, 상기 기록신호에는 NRZI 신호가 형성되는 것을 특징으로 하는 디지탈 변조장치.
  5. 다음 단계에 의해 형성되는 디지탈 변조코드 시퀸스를 포함하는 신호가 기록되는 기록매체에 있어서, 연속 d 논리기호 0이 논리기호 1 사이에 위치하는 소정의 최소 반전간격 조건을 만족하는 n 채널 비트(n>m)을 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드로 변조 순서대로 하는 단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 블록간에 d-1 비트의 접속코드를 끼우는 단계를 구비하고, 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한 변조코드 시퀸스의 접속코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고, 두개의 1 비트 피이스가 모두 1인 경우, 접속코드의 1 비트를 논리기호에 설정하는 단계와, d+1 연속 0이 접속코드를 선행하고 추종하는 비트스트링중 하나에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고, 추종하는 양비트 스트링에 나타나는 경우 접속코드의 어떤 1 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조 코드의 블록의 접속코드에 대해 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 단계를 구비한 것을 특징으로 하는 기록매체.
  6. 디지탈 변조장치는 d 연속 논리기호 0이 논리기호 1 사이에 위치한 소정의 최소 반전간격 조건을 만족시키는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드로 순서대로 변환시키는 데이터 변환수단과, d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록 사이에 제공함으로서, 변조코드 시퀸스를 발생시키는 변조코드 시퀸스 생성수단과 상기 접속논리의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한, 변조코드 시퀸스의 접속코드를 선행하고, 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 상기 두개의 1 비트 피이스가 모두 1인 경우 접속코드의 어떤 1 비트를 논리기호 1로 설정하는 제 1 변조처리 수단과, 접속코드의 어떤 1 비트를 논리기호 1로 설정하고, d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링의 하나에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 양 비트스트링에 나타나는 경우 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환시키는 제 2 변조체 수단을 구비하는 것을 특징으로 하는 디지탈 변조장치.
  7. 제 6 항에 있어서, 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 비트스트링에 모두 나타나면, 상기 접속코드를 선행하고 추종하는 디지탈 변조코드의 블록의 접속코드에 대한 d+1번째 비트 위치에 위치한 하나 또는 모두가 소정의 DSV(Digital Sum Value)를 구동시키기 위해 1로 설정되는 것을 특징으로 하는 디지탈 변조장치.
  8. 제 6 항에 있어서, m=8, n=14이고 상기 데이터 변환수단 8/14 변조에 이용되는 변조표에 따라 m 비트 데이터 코드로 변환시키는 것을 특징으로 하는 디지탈 변조장치.
  9. 제 6 항에 있어서, 동기코드를 변조코드 시퀸스에 제공하는 동기코드 제공수단을 더 포함하고 k 연속 논리기호 0이 논리기호 사이에 위치한 소정의 초대 반전간격 조건을 초과하는 수의 논리기호 1와 연속논리기호 0을 구성하는 논리패턴에 형성되는 것을 특징으로 하는 디지탈 변조장치.
  10. 제 9 항에 있어서, 상기 동기코드는 1 또는 0중 하나에 설정된 비트를 포함하는 것을 특징으로 하는 디지탈 변조장치.
  11. n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조 코드 생성단계와, 상기 디지탈 코드는 (a) d 연속 논리기호 1간에 위치하는 소정의 최소 반전간격 조건을 만족하는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환시키는 데이터 변환단계와 (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록간에 끼우는 접속코드 삽입단계와, 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족하도록 결정되고, 또한 (c) 논리기호 0으로 접속코드를 선행하고 추종하는 1 비트 피이스를 변환하고, 두개의 1 비트 피이스가 모두 1인 경우 접속코드의 어떤 1 비트를 논리기호 1에 설정하는 제 1 변화단계와, (d) d+1 연속 0 가접속코드를 선행하고 추종하는 비트스트링중 하나에 나타나고 2d+1 연속 0가 나머지 비트스트링에 나타나는 경우 접속코드의 어떤1비트를 논리기호(1)에 설정하고, 2d+1 연속 0가 나타나는 비트스트링을 포함하는 디지탈 변조코드의 접속코드에 대한 (d+1)번째 비트에 위치한 비트를 논리기호 1로 변환시키는 제 2 변환단계를 포함하되, 디지탈 복조 코드 생성 단계는 디지탈 신호를 n 채널 비트를 지닌 각각의 디지탈 복조 코드를 포함하는 복조코드 시퀸스로 복조하기 위해 접속코드를 선행하고 추종하는 비트스트링 논리기호를 감지하는 변조작동에 형성된 변조 코드 시퀸스에 의해 얻어지는 것을 포함하는 변조작동에 형성된 변조코드 시퀸스에 얻어지는 것을 포함하는 변조작동에 형성한 변조코드 시퀸스에 얻어지고 또한 복조코드 시퀸스를 m 비트 데이터 코드로 변환시키는 데이터 변환단계를 포함하는 것을 특징으로 하는 디지탈 복조방법.
  12. n 채널 비트를 각각 구성하는 디지탈 복조 코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성수단과; 를구비하되, 디지탈신호는 (a) d 연속 논리기호 0가 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(n>m)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록간에 끼우는 접속코드 삽입단계를 구비하고, 상기 접속코드의 논리기호는 소정의 반전 간격조건을 만족하도록 결정되고, 또한, (c) 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0가 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1 연속 0가 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 1비트를 논리기호 1로 설정하고, 2d+1 연속 0가나타나는 비트스트링을 포함하는 디지탈 변조코드의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계를 포함하고, 상기 디지탈 복조코드 생성수단은 디지탈신호를 n 채널 비트를 각각 구성하는 복조코드 시퀸스로 복조하기 하기 위해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하는 것을 포함하는 감지작동에 형성된 변조코드 시퀸스에서 얻어지고 또한 복조코드 시퀸스를 m 비트 테이터 코드로 변환시키는 데이터 변환수단을 구비한 것을 특징으로 하는 디지탈 복조장치.
  13. m 비트 데이터 코드를 소정의 변조표를 이용해서 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 순서대로 변환시키는 데이터 변환단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 삽입하는 접속코드 삽입 단계와, 최소 반전간격 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와, 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드 인접한 위치의 변조코드에 시퀸스를 제공하여 DSV 를 제어하는 DSV 제어코드를 제공단계를 구비하는 것을 특징으로 하는 디지탈 변조방법.
  14. 제 13 항에 있어서, 상기 변조코드는 (a) d 연속 논리기호 0이 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) 상기 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 연속코드를 끼우고 상기 접속코드의 논리기호는 상기 소정의 반전간격 조건을 만족하게 결정되고, 또한, (c) 상기 논리시퀸스의 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0가 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1 연속 0가 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계에 의해 형성되는 것을 특징으로 하는 디지탈 변조방법.
  15. 제 14 항에 있어서, m=8, p=1이고, 최소 반전간격을 d=2이 해당하고 DSV 제어코드는 5 비트를 구성하는 것을 특징으로 하는 디지탈 변조방법.
  16. 제 15 항에 있어서, 상기 변조코드 시퀸스에 의해 생성된 신호파형 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 전속코드에 대한 제 2 또는 제 3 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성이 반전되지 않을때 상기 DSV 제어코드 및 접속코드의 비트는 0 또는 DSV 제어코드 중 하나의 2 비트에 설정되고 접속코드가 1에 설정되는 것을 특징으로 하는 디지탈 변조방법.
  17. 제 14 항에 있어서, m=8이고 n=14, p=1이고,최소반전간격은 d=2에 해당하고 DSV 제어코드는 4 비트를 구성하는 것을 특징으로 하는 디지탈 변조방법.
  18. 제 17 항에 있어서, 상기 변즈코드는 시퀸스에 의해 생성된 신호파형의 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 접속코드에 대한 제 2 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성에 반전되지 않을때 상기 DSV 제어코드 및 상기 접속코드의 비트가 0에 모두 설정되고 상기 DSV 제어코드 및 접속코드 중 각각의 1 비트 또는 상기 DSV 제어코드 및 접속코드 중 하나의 1 비트가 1에 설정되고 상기 디지탈 변조코드의 두개의 연속블록에 선행블록의 제 3 비트에서 최종 비트까지의 제 3 비트 또는 후행 블록의 제 3 비트가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
  19. 제 6 항에 있어서, 상기 DSV 제어코드 제공단계는 상기 접속 코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록 중 하나의 최종 2 비트와 후행블록이 제 1의 2 비트의 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조방법.
  20. 제 18 항에 있어서, 상기 DSV 제어코드 제공단계를 상기 접속코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록중 하나의 최종 5 비트와 후행블록의 제 5 비트 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조방법.
  21. m 비트 데이터 코드를 소정의 변조표을 이용하여 n 채널 비트(nm)를 구성하는 디지탈 변조코드를 연속으로 변환하는 데이터 변환수단과, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입수단과, 소정의 최소 반전간격 소정의 최대 반전간격 및 DSV(Digital Sum Value)를 만족하도록 변조코드 시퀸스의 부분의 비트패턴은 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, 소정의 수의 비트를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공수단을 구비하는 것을 특징으로 하는 디지탈 변조장치.
  22. 제 21 항에 있어서, (a) d 연속 논리기호 0이 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) 상기 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 연속코드를 끼우고 상기 접속코드의 논리기호는 상기 소정의 반전간격조건을 만족하게 결정되고, 또한, (c) 상기 논리시퀸스의 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계에 의해 형성되는 것을 특징으로 하는 디지탈 변조방법.
  23. 제 22 항에 있어서, m=8이고 n=14이고 p=1이고 최소 반전간격은 d=2 해당하고 제어코드 DSV 제어코드는 5 비트를 구성하는 것을 특징으로 하는 디지탈 변조장치.
  24. 제 23 항에 있어서, 상기 변조코드 시퀸스에 의해 생성된 신호파형 구성이 반전될때 상기 DSV 제어코드 제공 수단을 상기 전속코드에 대한 제 2 또는 제 3 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성이 반전되지 않을때 상기 DSV 제어코드 및 접속코드의 비트는 0 또는 DSV 제어코드 중 하나의 2 비트에 설정되고 접속코드가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
  25. 제 22 항에 있어서, m=S이고 n=14이고 p=1, 최소 반전간격은 d=2에 해당하고 DSV 제어코드는 4 비트를 구성하는 것을 특징으로 하는 디지탈 변조장치.
  26. 제 25 항에 있어서, 상기 변조코드는 시퀸스에 의해 생성된 신호파형의 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 접속코드에 대한 제 2 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성에 반전되지 않을때 상기 DSV 제어코드 및 상기 접속코드의 비트가 0에 모두 설정되고 상기 DSV 제어코드 및 접속코드 중 각각의 1 비트 또는 상기 DSV 제어코드 및 접속코드 중 하나의 1 비트가 1에 설정되고 상기 디지탈 변조코드의 두개의 연속블록에 선행블록의 제 3 비트에서 최종비트까지의 제 3 비트 또는 후행 블록의 제 3 비트가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
  27. 제 24 항에 있어서, 상기 DSV 제어코드 제공단계는 상기 접속 코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록 중 하나의 최종 2 비트와 후행블록이 제 1의 2 비트의 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조장치.
  28. 제 26 항에 있어서, 상기 DSV 제어코드 제공단계를 상기 접속코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록중 하나의 최종 2 비트와 후행블록의 제 2 비트 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조장치.
  29. 디지탈 복조방법은 7 채널비트를 구성하는 각각의 디지탈 복조코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 신호는 (a) m 비트 데이터 코드를 소정의 변조테이블을 이용하여 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환시키는 데이터 변환단계와 (b) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입단계와, (c) 최소 반전간격 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공단계를 구비하고, 상기 디지탈 복조코드 생상단계는 디지탈 신호를 n 채널 비트를 각각 갖는 디지탈 변조코드를 포함한 복조 코드 시퀸스로 복조하도록 접속코드를 선행하고 추종하는 비트스트링 및 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고, 또한 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변환단계를 포함하는 것을 특징으로 하는 디지탈 복조방법.
  30. 제 29 항에 있어서, 상기 DSV 제어코드 및 상기 접속코드의 매타 OR 연산과 상기 DSV 제어코드가 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 블록이 논리기호의 결과를 감지함으로서 상기 변조작동에 반대인 복조작동을 수행하는 것을 특징으로 하는 디지탈 복조방법.
  31. n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조코드 생성수단을 구비하고 상기 디지탈수단은 (a) m 비트 데이터 코드를 소정의 변조데이블을 사용하여 n 채널 비트(n<m)를 각각 구성하는 디지탈 변조코드로 연속으로 변환하는 데이터 변화단계와, (b) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입 단계와, (c) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건은 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트로 변환하는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV 제어하는 DSV제어코드 제공단계를 구비하고 상기 디지탈 복조코드 생성단계는 디지탈 코드를 n 채널 비트를 지닌 디지탈 변조코드를 포함한 복조코드 시퀸스로 복조하기 위해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고;를 구비하는 변조작동에 형성된 변조코드 시퀸스에 의해 얻어지고, 또한, 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변조수단을 구비한 것을 특징으로 하는 디지탈 복조장치.
  32. 제 31 항에 있어서, 상기 DSV 제어코드 및 상기 접속코드의 매타 OR연산과 상기 DSV 제어코드가 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 블록이 논리기호의 결과를 감지함으로서 상기 변조작동에 반대인 복조작동을 수행하는 것을 특징으로 하는 디지탈 복조장치.
  33. m 비트의 데이터 코드를 소정의 변조표를 이용하여 n 채널의 비트(n>m)를 각각 구성하는 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록사이에 p 비트 접속을 끼우는 접속코드 삽입단계와, 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환 단계와; 소정의 변조테이블로 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 구비한 것을 특징으로 하는 디지탈 변조방법.
  34. 제 33 항에 있어서, m=8, n=14, p=1이고, 상기 비트패턴 변환단계는 상기 접속코드를 선행하고 후행하는 두개의 1 비트 피이스가 1로 설정되고 상기 두개의 1 비트 피이스가 0에 설정될때의 제 1 변환단계와, 상기 접속코드를 선행하고 후행하는 상기 디지탈 변조코드의 코드블록중 하나에 3개 이상의 연속 0이 나타나고, 5개 이상의 연속 0이 또다른 코드블록에 나타나거나 5 연속 0이 상기 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 모든 코드블록에 나타날때에 제 2 변환단계를 포함하고 상기 접속코드가 1에 설정되고, 상기 접속코드에 대한 제 3 비트 위치(들)의 5 연속 0을 하는 코드블록(들)이 비트(들)이 1에 설정되는 것을 특징으로 하는 디지탈 변조방법.
  35. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조 코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는,
    (1) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,
    (2) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 끝날때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트 및 원디지탈 변조코드의 제 3 비트를 비트패턴 0001001로 변환시키는 단계와,
    (3) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드의 제 3 비트를 비트패턴 1001000으로 변환시키는 단계와,
    (4) 상기 원디지탈 변조코드가 1로 시작하고 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수 와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드의 제 3 비트를 구성하고 비트스프링을 비트패턴 0010000로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 시작하는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고 연소 0으로 시작하는 사용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는는 것을 특징으로 하는 디지탈 변조방법.
  36. 제 35 항에 잇어서, 상기 원디지탈 변조코드는 k-9가 있어 0의 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조방법.
  37. 제 35 항에 있어서, 상기 대체 변조코드를 최종부에 원디지탈 변조코드의 최종부분과 같은 0의 런 랭쓰를 지닌 것을 특징으로 하는 디지탈 변조방법.
  38. 제 33 항에 있어서, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드의 하나가 1로 시작하거나 1로 끝나고 10보다 크고 k보다 작은 0의 런 랭쓰를 지니고 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
  39. 제 35 항에 있어서, 상단부에서 1 사이의 10 이하의 연속 0 또는 8 이하의 연속 0을 지니는 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 대체 변조코드시 짝수 또는 홀수표 역인 수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
  40. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는, (1) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드 상기 원디지탈 변조코드의 추종하는 코드 블록의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,
    (2) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 시작할때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드의 최종 3 비트 및 접속코드 비트 및 원디지탈 변조코드의 제 3 비트를 구성하는 비트스트링을 비트패턴 1001000로 변환시키는 단계와,
    (3) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드를 추종하는 코드블록의 제 3 비트를 비트패턴 0001001으로 변환시키는 단계와,
    (4) 상기 원디지탈 변조코드가 1로 끝나고 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드를 추종하는 코드 블록의 제 1의 비트를 구성하고 비트스프링을 비트패틴 0000100로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 끝나는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고 연소 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
  41. 제 40 항에 있어서, 상기 원디지탈 변조 K-9 이하인 종료단에서 런 랭쓰를 같은 것을 특징으로 하는 디지탈 변조장치.
  42. 제 40 항에 있어서, 상기 대체 변조코드는 개시부에 상기 원디지탈 변조코드의 개시부의 런 랭쓰와 같은 0의 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 방법.
  43. 제 40 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 0의 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
  44. 제 40 항에 있어서 1 사이에서 10 이하의 연속 0을 지니고 양단부에서 8 이하의 연속 0을 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 대체 연속코드의 수에 짝수 또는 홀수로 역인수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드르 이용되는 것을 특징으로 하는 디지탈 변조방법.
  45. 디지탈 변조장치는 8 비트 데이터 코드를 소정의 변조테이블을 이용하여 14 채널 비트를 각각 구성하는 디지탈 변조코드로 변환하는 데이터 변환수단과, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속코드 블록사이에 1 비트 접속코드를 끼우는 접속코드 삽입수단과, 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공수단을 구비히는 것을 특징으로 하는 디지탈 변조장치.
  46. 제 45 항에 있어서, 상기 비트패턴 변환수단은 접속코드를 선행, 후행하는 두개의 1 비트 피이스가 모두 1이고 접속코드가 1로 설정되고 상기 두개의 1 비트 피이스가 0으로 설정될때의 제 1 변환단계와 3개 이상의 연속 0이 상기 접속코드를 선행하고 후행하는 디지탈 변조코드의 코드블록중 하나에 나타나고 5개 이상의 연속 0이 또 다른 코드블록에 나타나거나 5개의 연속 0이 상기 접속코드를 선행하고 후행하는 상기 디지탈 변조코드의 양 코드블록에 나타날때의 제 2 변환단계를 포함하고 상기 접속코드는 1에 설정되고 상기 접속코드의 제 3 비트 위치(들)의 5 연속 0을 지닌 코드블록(들)이 1로 설정하는 것을 특징으로 하는 디지탈 변조장치.
  47. 제 46 항에 있어서, 상기 대체 변조코드 제공수단은 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조 코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는,
    (1) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,
    (2) 대체될 원디지탈 변조코드를 선행하는 상기 디저탈 변조코드의 코드블록이 3개 이상의 연속 0으로 끝날때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트 및 접속코드 비트 원디지탈 변조코드의 제 3 비트를 비트패턴 0001001로 변환시키는 단계와,
    (3) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드를 최종3비트 접속코드의 비트 및 원디지탈 변조코드의 제3비트를 비트를 비트패턴 1001000으로 변환시키는 단계와,
    (4) 상기 원디지탈 변조코드가 1로 시작하고 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드의 제 3 비트를 구성하고 비트스프링을 비트패턴 0010000로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 시작하는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대채 변조코드로 이용하고 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
  48. 제 47 항에 있어서, 상기 원디지탈 변조코드는 k-9 이하의 0의 개시 비트 위치에서 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조장치.
  49. 제 47 항에 있어서, 상기 대체 변조코드는 원디지탈 변조코드의 최종부의 런 랭쓰와 같은 0의 런 랭쓰를 최종부에 지니는 것을 특징으로 하는 디지탈 변조장치.
  50. 제 47 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 0의 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
  51. 제 47 항에 있어서, 1 사이에서 10 이하의 연속 0 또는 양단부에서 8 이하의 연속 0을 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 대체 변조코의 수에 짝수 또는 홀수를 역인 수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
  52. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인, 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0애서 출발하고, 상기 대체 변조코드 제공단계는,
    (1) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드 상기 원디지탈 변조코드의 추종하는 코드 블록의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,
    (2) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 시작할때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드의 최종 3 비트 및 접속코드 비트 및 원디지탈 변조코드를 후행하는 코드블록의 제 3 비트를 비트패턴 1001000로 변환시키는 단계와,
    (3) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드를 후행하는 코드블록의 제 3 비트를 비트패턴 0001001으로 변환시키는 단계와,
    (4) 상기 원디지탈 변조코드가 1로 끝나고 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 1로 시작할때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드를 후행하는 코드 블록의 제 1의 비트를 구성하고 비트 스플링을 비트패턴 0000100로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 끝나는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변즈코드로 이용하고 연소 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
  53. 제 52 항에 있어서, 상기 원디지탈 변조코드는 k-9 이하의 0의 종료 비트 위치에서 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조장치.
  54. 제 52 항에 있어서, 상기 대체 변조 코드는 상기 원디지탈 변조코드의 개시부의 수와 같은 0의 런 랭쓰를 개시부에 지니는 것을 특징으로 하는 디지탈 변조장치.
  55. 제 52 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
  56. 제 52 항에 있어서 1 사이의 10 이하의 연속 0와 양단부에서 0 이하의 0을 지닌 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 대체 변조코드의 수에 짝수 또는 홀수에 역인 수의 논리기호 1을 지니는 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
  57. 디지탈 복조장치는 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 위해 변조작동에 역인 복조작동을 수행하는 제 1 단계를 구비하고, 상기 변조작동은 (1) 데이터코드로 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환수단과,
    (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와,
    (3) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와,
    (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 데이터 코드로 변환하는 제 2 단계와, 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한 것을 특징으로 하는 디지탈 복조장치.
  58. 디지탈 복조장치는 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 위해 변조작동에 역인 복조작동을 수행하는 제 1 수단을 구비하고, 상기 변조작동은 (1) 데이터코드로 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환단계와,
    (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와,
    (3) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 의해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와,
    (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 테이터 코드로 변환하는 제 2 수단과, 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한 것을 특징으로 하는 디지탈 복조장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020265A 1994-07-08 1995-07-08 디지탈 변조/복조방법 및 이를 이용한 장치 KR0184936B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP18082594 1994-07-08
JP94-180825 1994-07-08
JP94-308317 1994-11-17
JP6308317A JPH08149013A (ja) 1994-11-17 1994-11-17 ディジタル変復調方法及びその装置
JP7100012A JP3013745B2 (ja) 1994-07-08 1995-03-31 ディジタル変復調方法，その装置，記録媒体，その製造方法
JP95-100012 1995-03-31

Publications (2)

Publication Number Publication Date
KR960005552A true KR960005552A (ko) 1996-02-23
KR0184936B1 KR0184936B1 (ko) 1999-04-15

Family

ID=27309115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020265A KR0184936B1 (ko) 1994-07-08 1995-07-08 디지탈 변조/복조방법 및 이를 이용한 장치

Country Status (6)

Country Link
US (1) US5638064A (ko)
EP (1) EP0691750B1 (ko)
KR (1) KR0184936B1 (ko)
CN (1) CN1040824C (ko)
DE (1) DE69526392D1 (ko)
TW (1) TW280974B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165441B1 (ko) * 1995-09-18 1999-03-20 김광호 디지털 데이터 채널 부호화 및 복호화방법과 그 장치
US5699434A (en) * 1995-12-12 1997-12-16 Hewlett-Packard Company Method of inhibiting copying of digital data
US6167550A (en) * 1996-02-09 2000-12-26 Overland Data, Inc. Write format for digital data storage
US5931968A (en) 1996-02-09 1999-08-03 Overland Data, Inc. Digital data recording channel
US6543024B2 (en) 1996-02-09 2003-04-01 Overland Storage, Inc. Write format for digital data storage
JP3962439B2 (ja) * 1996-06-21 2007-08-22 パイオニア株式会社 情報記録装置及び情報記録方法並びに情報再生装置及び情報再生方法
US5943365A (en) * 1996-10-16 1999-08-24 Cirrus Logic, Inc. Device, system, and method for modem communication utilizing DC or near-DC signal suppression
US5926505A (en) * 1996-10-16 1999-07-20 Cirrus Logic, Inc. Device, system, and method for modem communication utilizing two-step mapping
JP3339336B2 (ja) * 1996-11-30 2002-10-28 日本ビクター株式会社 Ｄｓｖ制御方法及びその装置
JP3903536B2 (ja) * 1997-06-30 2007-04-11 ソニー株式会社 光ディスク記録装置、光ディスクおよび光ディスク再生装置
JP4009798B2 (ja) * 1998-08-24 2007-11-21 ソニー株式会社 復調装置および方法
EP0991069B1 (de) * 1998-09-15 2001-03-28 Gerhard Prof. Dr. Seehausen Verfahren und Vorrichtung zum Umkodieren digitaler Informations-Datenwörter und Aufzeichnungsträger mit gemäss diesem Verfahren erzeugter Informationsstruktur
JP4193262B2 (ja) * 1999-01-19 2008-12-10 ソニー株式会社 復号装置およびデータ再生装置、並びに復号方法
US6732320B1 (en) * 2000-04-28 2004-05-04 Promos Technologies Inc. Method and system for improved error correction in optical media data processing
KR100370493B1 (ko) * 2001-02-06 2003-02-05 엘지전자 주식회사 광기록매체의 데이터 변/복조 방법 및 장치
KR100773611B1 (ko) * 2001-08-17 2007-11-05 엘지전자 주식회사 일련의 데이터 워드를 변조신호로 변환하는 방법
US7549059B2 (en) 2002-06-26 2009-06-16 Arm Limited Transferring data values via a data bus or storing data values using a selectable representation
TWI231933B (en) * 2003-09-29 2005-05-01 Mediatek Inc Method of detecting data structure of non-return-to-zero data in an optical storage device
KR20090085257A (ko) * 2008-02-04 2009-08-07 삼성전자주식회사 Ｄｓｖ 제어 방법, 이에 적합한 기록매체 및 장치
US9027147B2 (en) * 2013-05-13 2015-05-05 Hewlett-Packard Development Company, L.P. Verification of serialization codes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323931A (en) * 1976-07-14 1982-04-06 Sperry Corporation Method and apparatus for encoding and recovering binary digital data
NL186790C (nl) * 1980-07-14 1991-02-18 Philips Nv Werkwijze voor het coderen van een reeks van blokken tweetallige databits in een reeks van blokken van tweetallige kanaalbits, alsmede modulator, demodulator en registratiedrager te gebruiken bij de werkwijze.
JPS57132461A (en) 1981-02-09 1982-08-16 Sony Corp Converter for binary data code
JPS58220215A (ja) 1982-06-16 1983-12-21 Matsushita Electric Ind Co Ltd デイジタル変調方法
JPS58220214A (ja) 1982-06-16 1983-12-21 Matsushita Electric Ind Co Ltd デイジタル変調方法
JPS58220213A (ja) 1982-06-16 1983-12-21 Matsushita Electric Ind Co Ltd ディジタル変調方法
JPS59135604A (ja) 1983-01-20 1984-08-03 Matsushita Electric Ind Co Ltd デイジタル復調方法
JPH0754912B2 (ja) 1984-10-01 1995-06-07 松下電器産業株式会社 デイジタル変調器
JPS6427510A (en) * 1987-07-23 1989-01-30 Kinsee Eng Kk Parallel moving apparatus
JP2712212B2 (ja) * 1987-12-23 1998-02-10 ソニー株式会社 同期信号の検出及び保護回路
JP2974678B2 (ja) * 1988-06-23 1999-11-10 ソニー株式会社 データ誤り検出方式
JP3071500B2 (ja) * 1991-07-11 2000-07-31 チノン株式会社 ズームカメラのファインダ装置
JPH0568031A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 冗長構成装置のフレームパルス生成方式
US5349349A (en) * 1991-09-30 1994-09-20 Sony Corporation Modulator circuit for a recording for a digital recording medium
JP3334810B2 (ja) * 1992-02-14 2002-10-15 ソニー株式会社 符号化方法、再生方法、および、再生装置
JPH06197024A (ja) * 1992-11-09 1994-07-15 Sony Corp 変調方法、変調装置及び復調装置

Also Published As

Publication number Publication date
EP0691750B1 (en) 2002-04-17
TW280974B (ko) 1996-07-11
EP0691750A1 (en) 1996-01-10
DE69526392D1 (de) 2002-05-23
CN1115923A (zh) 1996-01-31
KR0184936B1 (ko) 1999-04-15
US5638064A (en) 1997-06-10
CN1040824C (zh) 1998-11-18

Similar Documents

Publication Publication Date Title
KR960005552A (ko) 디지탈 변조/복조방법 및 이를 이용한 장치
FI121357B (fi) Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali, tallennusväline ja dekoodauslaite
KR100753966B1 (ko) 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법
KR100488634B1 (ko) m-비트정보워드들의계열을변조신호로변환하는방법,기록캐리어를제조하는방법,부호화장치,장치,기록장치,신호,및기록캐리어
KR20010031355A (ko) 변조장치 및 방법, 복조장치 및 방법, 및 제공매체
US7119721B2 (en) Converting information words into different length code words depending on a property of a code signal
KR20040074588A (ko) 변조 장치 및 방법
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2000502545A (ja) ｍビット情報ワードのシーケンスから変調信号への変換
BG106294A (bg) Метод за преобразуване на поток от битове данни на двоичен информационен сигнал в поток от битове данни на ограничен двоичен канален сигнал, съдържащпоток от битове данни на ограничен двоичен каналенсигнал, носител на запис, метод за декодиране, устройство за декодиране
JP3947510B2 (ja) データ変調方法、データ復調方法及びコード配置方法
KR20000049103A (ko) 디지탈 변조 방법, 디지탈 변조 회로, 디지탈 복조 방법 및 디지탈 복조 회로
KR850005694A (ko) 2진 신호비트스트림 변환방법 및 이 방법을 수행하는 장치
JP2004120763A5 (ko)
JP2003536315A (ja) バイナリのソース信号のデータビットのストリームをバイナリのチャネル信号のデータビットのストリームに符号化するデバイス、メモリ手段、情報を記録するデバイス、記録担体、符号化するデバイス、および再生するデバイス
JP3013745B2 (ja) ディジタル変復調方法，その装置，記録媒体，その製造方法
KR100470026B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치
JP3729129B2 (ja) 符号化方法、符号化装置及び記録方法
KR100575638B1 (ko) 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조 신호 및 기록 매체제조방법
JPH02119434A (ja) 符合化回路及び復合化回路
JP2004514367A (ja) 情報の符号化のための装置及び方法、その符号化された情報を復号するための装置及び方法、変調信号及び記録媒体の製造方法
KR100575658B1 (ko) 정보 코딩을 위한 장치 및 방법
JP3018980B2 (ja) 記録符号変換装置
JP2004220766A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JPH0451615A (ja) Ｎｒ２３ｍ符号変換方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20011213

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee