KR960003177A - 셀프-타임 통신 인터페이스와 디지탈 데이타 전송 방법 - Google Patents
셀프-타임 통신 인터페이스와 디지탈 데이타 전송 방법 Download PDFInfo
- Publication number
- KR960003177A KR960003177A KR1019950015848A KR19950015848A KR960003177A KR 960003177 A KR960003177 A KR 960003177A KR 1019950015848 A KR1019950015848 A KR 1019950015848A KR 19950015848 A KR19950015848 A KR 19950015848A KR 960003177 A KR960003177 A KR 960003177A
- Authority
- KR
- South Korea
- Prior art keywords
- digital data
- clock signal
- node
- signal
- self
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
클럭신호가 비트 직렬 데이타를 병렬 도전성 버스상에 클럭시키고, 그 클럭신호는 버스의 분리된 라인상에 전송되는 셀프-타임 인터페이스(a self-timed interface ; STI)가 개시되어 있다. 각 버스 라인상에서 수신된 데이타는 클럭신호와 개별적으로 위상 정렬된다. 수신된 클럭신호는 각 라인에 대해 개별적으로 데이타 비트셀(a data bit cell)의 경계 에지(boundary edges)를 정의하는 데 사용되고, 각 버스 라인상의 데이타는 예를 들어 데이타 전이 위치가 셀의 중심에 위치하도륵 각각 위상 조정된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 셀프-타임 인터페이스률 컴퓨터 칩들 간의 데이타 통신에 적용하는 것을 예시한 개략적인 블럭도,
제2도는 본 밭명에 따라 셀프-타임 인터페이스률 구현하는 직렬전송 변환기의 하나의 실시예률 예시한 블럭도,
제3도는 본 발명에 따른 바이트 동기화를 예시한 볼럭도,
제5도는 본 발명의 바람직한 실시예에 따른 위상 정렬 및 샘플링로직을 예시한 도면.
Claims (8)
- 제1노드(node)와 제2노드 사이에서 디지탈 데이타(digital data)률 다수의 디지탈 데이타 라인(a plurality of digital data lines)과 클럭신호 라인 (a clock signal line)상으로 전송하는 셀프-타임 통신 인터페이스(a self-timed communications interface)에 있어서, 상기 제1노드는, 디지탈 데이타 버퍼 (a digital data buffer)와: 통신클럭신호 (a communications clock signal)를 발생하는 수단과: 상기 통신클럭신호에 응답하여, 상기 디지탈 데이타 버퍼로부터의 디지탈 데이타를 상기 통신클럭신호에 동기적으로 상기 다수의 디지탈 데이타 라인에 접속하는 수단과; 상기 통신클럭신호률 상기 클럭신호 라인에 접속하는 수단을 포함하며; 상기 제2노드느, 상기 다수의 디지탈 데이타 라인과 접속된 상기 디지탈 데이타 신호를 수신하는 수단과; 상기 통신클럭신호 라인과 접속된 상기 통신클럭신호를 수신하는 수단과: 상기 디지탈 데이타 신호률 수신하는 수단과 접속되고, 상기 통신클럭신호를 수신하는 수단과 접속되는 비교 수단으로서, 상기 통신 클럭신호의 위상을 상기 다수의 디지탈 데이타 라인 각각에 접속된 상기 디지탈 데이타 신호의 위상과 비교하는 상기 비교수단과; 상기 다수의 데이타 라인 각각에 접속된 상기 디지탈 데이타 신호와 상기 통신클럭신호를 위상 동기화하기 위해, 상기 비교수단과 접속되어 상기 다수의 디지탈 데이타 라인 각각에 접속된 상기 디지탈 데이타 신호의 위상을 상기 통신클럭신호에 관련하여 독립적으로 조정하는 수단을 포함하는 셀프-타임 통신 인터페이스.
- 제1노드와 제2노드 사이에서 디지탈 데이타를 전송하는 방법에 있어서, 상기 제1노드 및 상기 제2노드를 접속하는 다수의 전송라인상에서 상기 디지탈 데이타률 디지탈 클럭신호에 동기하여 전송하는 단계와: 상기 제1노드 및 상기 제2노드를 접속하는 하나의 전송라인상에서 상기 디지탈 클럭신호를 전송하는 단계와: 상기 디지탈 데이타와 상기 디지탈 클럭신호를 수신하는 단계와: 상기 다수의 전송라인 각각의 상기 디지탈 데이타를 상기 수신 단계에서 수신된 상기 디지탈 클럭신호와 위상 정렬(phase align)시기는 큰 단계를 포함하는 디지탈 데이타 전송 방법.
- 제1항에 있어서, 상기 비교수단은, 상기 통신클럭신호의 에지 (an edge)출 상기 디지탈 데이타신호의 에지와 정렬시키는 수단율 포함하는 셀프-타임 통신 인터페이스.
- 제1항에 있어서, 상기 비교수단은, 상기 통신클럭신호의 양쪽 에지를 상기 디지탈 데이타신호와 정렬시키는 수단을 포함하는 셀프-타임 통신 인터페이스.
- 제1항에 있어서, 데이타 비트(data bits)가 상기 클럭신호와 위상 정렬된 상기 라인상에서 상기 데이타 비트의 스큐(skew)률 교정(correct)하는 수단을 더 포함하는 셀프-타임 롱신 인터페이스.
- 제5항에 있어서, 상기 스큐를 교정하는 수단은 3비트 위치 (three bit positions)까지 스큐를 교정하는 셀프-타임 통신 인터페이스.
- 제2항에 있어서, 상기 정렬 단계는, 상기 디지탈 데이타의 위상을 상기 클럭신호의 양쪽 에지와 정렬시키는 디지탈 데이타 전송 방법.
- 제2항에 있어서, 데이타 비트가 상기 클럭신호와 위상 정렬된 상기 라인상에서 상기 데이타 비트의 스큐를 교정시키는 단계를 더 포함하는 더지탈 데이타 전송 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/261,515 US5832047A (en) | 1994-06-17 | 1994-06-17 | Self timed interface |
US8/261,515 | 1994-06-17 | ||
US08/261,515 | 1994-06-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960003177A true KR960003177A (ko) | 1996-01-26 |
KR100207880B1 KR100207880B1 (ko) | 1999-07-15 |
Family
ID=22993655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950015848A KR100207880B1 (ko) | 1994-06-17 | 1995-06-15 | 셀프-타임 통신 인터페이스와 디지탈 데이타 전송 방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5832047A (ko) |
EP (1) | EP0687982B1 (ko) |
JP (1) | JPH0844667A (ko) |
KR (1) | KR100207880B1 (ko) |
CA (1) | CA2150744C (ko) |
DE (1) | DE69522267T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101592975B1 (ko) | 2015-08-19 | 2016-02-12 | 위캔메디케어 주식회사 | 외과수술용 견인장치 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3490131B2 (ja) * | 1994-01-21 | 2004-01-26 | 株式会社ルネサステクノロジ | データ転送制御方法、データプロセッサ及びデータ処理システム |
US5832047A (en) * | 1994-06-17 | 1998-11-03 | International Business Machines Corporation | Self timed interface |
US6202108B1 (en) * | 1997-03-13 | 2001-03-13 | Bull S.A. | Process and system for initializing a serial link between two integrated circuits comprising a parallel-serial port using two clocks with different frequencies |
US6480548B1 (en) * | 1997-11-17 | 2002-11-12 | Silicon Graphics, Inc. | Spacial derivative bus encoder and decoder |
US6262998B1 (en) * | 1997-12-24 | 2001-07-17 | Nortel Networks Limited | Parallel data bus integrated clocking and control |
NO307858B1 (no) * | 1998-05-25 | 2000-06-05 | Ericsson Telefon Ab L M | FremgangsmÕte relatert til klokkeforsinkelseskompensasjon |
US6222380B1 (en) * | 1998-06-15 | 2001-04-24 | International Business Machines Corporation | High speed parallel/serial link for data communication |
US6430242B1 (en) * | 1998-06-15 | 2002-08-06 | International Business Machines Corporation | Initialization system for recovering bits and group of bits from a communications channel |
US6397350B1 (en) * | 1999-02-19 | 2002-05-28 | International Business Machines Corporation | Method of providing direct data processing access using a queued direct input-output device |
US7643481B2 (en) * | 1999-03-17 | 2010-01-05 | Broadcom Corporation | Network switch having a programmable counter |
DE60031515T2 (de) * | 1999-03-17 | 2007-08-23 | Broadcom Corp., Irvine | Netzwerkvermittlung |
US6611217B2 (en) * | 1999-06-11 | 2003-08-26 | International Business Machines Corporation | Initialization system for recovering bits and group of bits from a communications channel |
US6859454B1 (en) * | 1999-06-30 | 2005-02-22 | Broadcom Corporation | Network switch with high-speed serializing/deserializing hazard-free double data rate switching |
US6462852B1 (en) | 1999-10-28 | 2002-10-08 | International Business Machines Corporation | Selectable low-voltage differential signal/current mode logic (LVDS/CML) receiver with the option of AC or DC coupling |
US7031420B1 (en) * | 1999-12-30 | 2006-04-18 | Silicon Graphics, Inc. | System and method for adaptively deskewing parallel data signals relative to a clock |
US7095817B2 (en) * | 2001-05-03 | 2006-08-22 | Coreoptics, Inc. | Method and apparatus for compensating for timing variances in digital data transmission channels |
US6839861B2 (en) * | 2001-07-30 | 2005-01-04 | International Business Machines Corporation | Method and system for selecting data sampling phase for self timed interface logic |
US20030061527A1 (en) * | 2001-09-26 | 2003-03-27 | Intel Corporation | Method and apparatus for realigning bits on a parallel bus |
US6931492B2 (en) * | 2001-11-02 | 2005-08-16 | International Business Machines Corporation | Method for using a portion of the system cache as a trace array |
US7242737B2 (en) * | 2003-07-09 | 2007-07-10 | International Business Machines Corporation | System and method for data phase realignment |
US7292670B2 (en) * | 2003-08-06 | 2007-11-06 | Gennum Corporation | System and method for automatically correcting duty cycle distortion |
US7165195B2 (en) * | 2003-08-15 | 2007-01-16 | Intel Corporation | Method, system, and apparatus for bit error capture and analysis for serial interfaces |
US7440468B2 (en) * | 2003-12-11 | 2008-10-21 | International Business Machines Corporation | Queue management of a global link control byte in an input/output subsystem |
US7440532B1 (en) | 2004-04-21 | 2008-10-21 | Altera Corporation | Bit slip circuitry for serial data signals |
US6984991B2 (en) * | 2004-05-11 | 2006-01-10 | International Business Machines Corporation | Initialization of a bidirectional, self-timed parallel interface with automatic testing of AC differential wire pairs |
JP4456432B2 (ja) * | 2004-08-02 | 2010-04-28 | 富士通株式会社 | 基準信号を用いて同期伝送を行う装置および方法 |
US7103690B2 (en) * | 2004-10-05 | 2006-09-05 | International Business Machines Corporation | Communication between logical macros |
US7684534B2 (en) * | 2005-07-11 | 2010-03-23 | International Business Machines Corporation | Method and apparatus for handling of clock information in serial link ports |
US8300752B2 (en) * | 2008-08-15 | 2012-10-30 | International Business Machines Corporation | Method, circuit, and design structure for capturing data across a pseudo-synchronous interface |
US8189723B2 (en) * | 2008-08-15 | 2012-05-29 | International Business Machines Corporation | Method, circuit, and design structure for capturing data across a pseudo-synchronous interface |
US9170869B2 (en) * | 2012-11-07 | 2015-10-27 | Oracle International Corporation | Switchable per-lane bit error count |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4050097A (en) * | 1976-09-27 | 1977-09-20 | Honeywell Information Systems, Inc. | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus |
DE2936938A1 (de) * | 1979-09-12 | 1981-04-02 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ausgleich der phasenunterschiede zwischen dem streckentakt auf einer mit einer pcm-vermittlungsstelle verbindenden pcm-zeitmultiplexleitung und dem amtstakt dieser vermittlungsstelle |
US4694472A (en) * | 1982-04-26 | 1987-09-15 | American Telephone And Telegraph Company | Clock adjustment method and apparatus for synchronous data communications |
US4873703A (en) * | 1985-09-27 | 1989-10-10 | Hewlett-Packard Company | Synchronizing system |
US4771440A (en) * | 1986-12-03 | 1988-09-13 | Cray Research, Inc. | Data modulation interface |
US4873701A (en) * | 1987-09-16 | 1989-10-10 | Penril Corporation | Modem and method for 8 dimensional trellis code modulation |
US5022057A (en) * | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
US4977582A (en) * | 1988-03-31 | 1990-12-11 | At&T Bell Laboratories | Synchronization of non-continuous digital bit streams |
US4914429A (en) * | 1988-12-09 | 1990-04-03 | Transwitch Corp. | Switch components and multiple data rate non-blocking switch network utilizing the same |
JPH02192337A (ja) * | 1989-01-20 | 1990-07-30 | Fujitsu Ltd | 位相調整回路 |
US4916717A (en) * | 1989-01-23 | 1990-04-10 | Racal Data Communications Inc. | Clock resynchronization mechanism |
JPH03154239A (ja) * | 1989-11-10 | 1991-07-02 | Pioneer Electron Corp | 光ディスクカッティング装置 |
CA2056046C (en) * | 1990-11-27 | 1996-02-27 | Keisuke Okuzono | Interface circuit between a plurality of transmission line and a high bit rate data terminal equipment |
JPH0773286B2 (ja) * | 1991-05-27 | 1995-08-02 | メガソフト株式会社 | データ伝送方法 |
US5313501A (en) * | 1992-06-15 | 1994-05-17 | Digital Equipment Corporation | Method and apparatus for deskewing digital data |
US5392422A (en) * | 1992-06-26 | 1995-02-21 | Sun Microsystems, Inc. | Source synchronized metastable free bus |
CA2120697C (en) * | 1994-04-06 | 1999-08-10 | Vernon Robert Little | Pair division multiplexer for digital communications |
US5832047A (en) * | 1994-06-17 | 1998-11-03 | International Business Machines Corporation | Self timed interface |
-
1994
- 1994-06-17 US US08/261,515 patent/US5832047A/en not_active Expired - Fee Related
-
1995
- 1995-02-03 EP EP95101444A patent/EP0687982B1/en not_active Expired - Lifetime
- 1995-02-03 DE DE69522267T patent/DE69522267T2/de not_active Expired - Lifetime
- 1995-04-24 JP JP9901195A patent/JPH0844667A/ja active Pending
- 1995-05-26 US US08/452,445 patent/US5568526A/en not_active Expired - Lifetime
- 1995-06-01 CA CA002150744A patent/CA2150744C/en not_active Expired - Fee Related
- 1995-06-15 KR KR1019950015848A patent/KR100207880B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101592975B1 (ko) | 2015-08-19 | 2016-02-12 | 위캔메디케어 주식회사 | 외과수술용 견인장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100207880B1 (ko) | 1999-07-15 |
US5832047A (en) | 1998-11-03 |
DE69522267T2 (de) | 2002-06-13 |
US5568526A (en) | 1996-10-22 |
DE69522267D1 (de) | 2001-09-27 |
JPH0844667A (ja) | 1996-02-16 |
EP0687982A1 (en) | 1995-12-20 |
CA2150744C (en) | 2000-08-08 |
CA2150744A1 (en) | 1995-12-18 |
EP0687982B1 (en) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960003177A (ko) | 셀프-타임 통신 인터페이스와 디지탈 데이타 전송 방법 | |
US6628679B1 (en) | SERDES (serializer/deserializer) time domain multiplexing/demultiplexing technique | |
US6792003B1 (en) | Method and apparatus for transporting and aligning data across multiple serial data streams | |
US4965884A (en) | Data alignment method and apparatus | |
US7065101B2 (en) | Modification of bus protocol packet for serial data synchronization | |
US6288656B1 (en) | Receive deserializer for regenerating parallel data serially transmitted over multiple channels | |
JPH088890A (ja) | 拡張入出力素子 | |
EP0978968A3 (en) | High speed cross point switch routing circuit with word-synchronous serial back plane | |
WO2002098091A3 (en) | Parallel data communication with multiple synchronisation codes | |
US20090063889A1 (en) | Aligning data on parallel transmission lines | |
WO1999053406A3 (en) | High-speed data bus for network switching | |
US20100257293A1 (en) | Route Lookup System, Ternary Content Addressable Memory, and Network Processor | |
KR0177733B1 (ko) | 데이타 전송장치의 클럭동기 회로 | |
US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
EP0312260B1 (en) | A high-speed demultiplexer circuit | |
WO1999057828B1 (en) | Hub port without jitter transfer | |
US20040042504A1 (en) | Aligning data bits in frequency synchronous data channels | |
GB2336075A (en) | Phase alignment of data in high speed parallel data buses using adjustable high frequency sampling clocks | |
JP3125348B2 (ja) | パラレルビット同期方式 | |
GB2336074A (en) | Phase alignment of data in high speed parallel data buses using a multi-phase low frequency sampling clock | |
US6700942B1 (en) | Parallel automatic synchronization system (PASS) | |
US6594325B1 (en) | Circuitry, architecture and method(s) for synchronizing data | |
US20050007966A1 (en) | Apparatus with multi-lane serial link and method of the same | |
JP2000332741A (ja) | 通信装置 | |
US6553503B1 (en) | Circuitry, architecture and method(s) for synchronizing data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030207 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |