KR960001772A - 타이밍 신호 발생 회로 - Google Patents

타이밍 신호 발생 회로 Download PDF

Info

Publication number
KR960001772A
KR960001772A KR1019940036178A KR19940036178A KR960001772A KR 960001772 A KR960001772 A KR 960001772A KR 1019940036178 A KR1019940036178 A KR 1019940036178A KR 19940036178 A KR19940036178 A KR 19940036178A KR 960001772 A KR960001772 A KR 960001772A
Authority
KR
South Korea
Prior art keywords
delay
circuit
delay time
clock signal
synchronous
Prior art date
Application number
KR1019940036178A
Other languages
English (en)
Other versions
KR100218125B1 (ko
Inventor
도시유끼 오까야스
Original Assignee
가쯔사부로 가와구찌
어드밴테스트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가쯔사부로 가와구찌, 어드밴테스트 코포레이션 filed Critical 가쯔사부로 가와구찌
Publication of KR960001772A publication Critical patent/KR960001772A/ko
Application granted granted Critical
Publication of KR100218125B1 publication Critical patent/KR100218125B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

타이밍 발생기는 전원 인가 전압에서의 변동 또는 회로 소자의 자기-발생 열에 의해 영향을 받지 않는 고분해능과 정확성을 가진 타이밍 신호 발생을 가능하게 함을 나타낸다. 타이밍 신호 발생기는 클럭 신호 주기보다 더 큰 지연 시간과 클럭 신호 주기보다 더 작은 지연 시간이 함께 결합된 지연 시간을 가진 타이밍 신호를 발생시킬 수 있다. 타이밍 신호 발생기는 한 클럭 신호를 가진 가변 지연 장치들의 총 지연 시간이 클럭 신호의 한 주기와 같게 하도록 위상 고정 루프를 형성하기 위해 위상 비교기로부터 가변 지연 장치들까지 전압신호를 피드백시키는 피드백 회로, 클럭 신호 주기와 비례하는 큰 지연 시간을 발생시키기 위한 동기식 지연 회로, 동기식 지연 회로로부터 온 큰 지연 시간과 가변 지연 장치들 중의 하나로부터의 작은 지연 시간의 한결합을 선택하기 위한 셀렉터 회로와 서로 직렬로 접속된 다수의 가변 지연 장치들을 포함한다.

Description

타이밍 신호 발생 회로
제1도는 본 발명에 따른 타이밍 신호 발생기 회로의 한 실시예를 도시하는 블럭선도,
제2도는 지연 증분의 수 m이 4로 세트된 본 발명의 작동상의 타이밍 관계를 도시하는 타이밍 선도,
제3a도와 제3b도는 가변 지연 장치들의 전달 지연 시간이 공급 전압에 의해 제어되는 가변 지연 장치들의 예들을 도시하는 회로도,
제4도는 본 발명의 가변 지연 장치에서 사용될 수 있는 한 드라이버의 한 예를 도시하는 회로도,
제5도는 본 발명에 따른 다수의 타이밍 신호들을 동시에 생성시키기 위한 타이밍 신호 발생기의 또 다른 실시예를 도시하는 블럭선도.
본 내용

Claims (7)

  1. 타이밍 신호 발생 회로에 있어서, 서로 직렬로 연결되고, 제각기 클럭 신호의 한 주기보다 실질적으로 더 작은 전달 시간 지연을 갖는 다수의 가변 지연 장치; 상기 가변 지연 장치들의 마지막 단으로부터 유도된 상기 가변 지연 장치들의 총 지연 시간과 클럭 신호를 비교하고 그 둘 사이의 차이를 나타내는 전압 신호를 발생시키는 위상 비교기; 상기 가변 지연 장치들의 상기 총 지연 시간이 상기 클럭 신호의 한 주기와 같아지도록 하기 위하여, 위상 고정 루프를 형성하도록 상기 위항 비교기로부터 상기 가변 지연 장치들까지 상기 전압 신호를 피드백시키는 피드백 회로; 상기 클럭 신호 주기에 비례하는 큰 지연 시간의 발생을 위해 상기 클럭 신호가 제공된 동기식 지연 회로; 및 상기 동기식 지연 회로로부터의 상기 큰 지연 시간과 상기 가변 지연장치들 중의 하나로부터의 작은 지연 시간들의 하나의 결합을 서택하기 위해서 상기 동기식 지연 회로로부터의 상기 큰 지연 시간과 상기 가변 지연 장치들로부터의 작은 지연 시간들이 제공되는 셀렉터 회로를 포함하는 것을 특징으로 하는 타이밍 신호 발생 회로.
  2. 제1항에 있어서, 상기 가변 지연 장치들에 의해 동시에 형성된 작은 지연 시간들을 포함하는 다수의 타이밍 신호들을 발생시키기 위한 다수의 상기 동기식 지연 회로들과 다수의 상기 셀렉터 회로들을 더 포함하는 것을 특징으로 하는 타이밍 신호 발생 회로.
  3. 제1항에 있어서, 상기 동기식 지연 회로는 상기 클럭 신호 주기의 정수 배인 상기 큰 지연 시간을 형성하고 상기 지연 장치들은 1/m 클럭 신호 주기의 정수배인 상기 작은 지연 시간을 형성하며, 여기서 m은 서로 직렬로 연결된 상기 가변지연 장치들의 수인 것을 특징으로 하는 타이밍 신호 발생 회로.
  4. 제1항에 있어서, 상기 셀렉터 회로는 상기 동기식 자연 회로에, 그리고 디코더에 제공되는 지연 데이타에 의해 제어되고, 상기 동기식 지연 회로는 상기 큰 지연 시간을 형성하기 위해 상위 디지트(digit)들의 상기 지연 시간을 이용하며, 상기 디코더는 상기 작은 지연 시간을 선택하도록 셀렉터 신호의 형성을 위해 하위 디지트의 상기 지연 데이타를 이용하는 것을 특징으로 하는 타이밍 신호 발생회로.
  5. 제1항에 있어서, 지연 장치는 큰 지연 시간과 상기 작은 지연 시간 사이의 타이밍을 조정하기 위해서 상기 동기식 지연 회로와 상기 셀렉터 회로 사이에 제공되는 것을 특징을 하는 타이밍 신호 발생 회로.
  6. 제1항에 있어서, 상기 가변 지연 장치들은 서로 같은 전달 지연 시간을 갖기 위해서 반도체 칩내에서 가깝게 근접하여 형성되며 상기 전달 지연 시간은 공급 전압의 변화에 의해 제어될 수 있는 것을 특징으로 하는 타이밍 신호 발생 신호.
  7. 제2항에 있어서 상기 다수의 셀렉터 회로들은 상기 셀렉터 회로들의 신호 전달 지연 시간을 제어하기 위해 상기 피드백 회로들로부터 상기 전압 신호가 제공되는 것을 특징으로 하는 타이밍 신호 발생 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036178A 1994-06-02 1994-12-23 타이밍 신호 발생 회로 KR100218125B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-143950 1994-06-02
JP14395094 1994-06-02

Publications (2)

Publication Number Publication Date
KR960001772A true KR960001772A (ko) 1996-01-25
KR100218125B1 KR100218125B1 (ko) 1999-09-01

Family

ID=15350826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036178A KR100218125B1 (ko) 1994-06-02 1994-12-23 타이밍 신호 발생 회로

Country Status (3)

Country Link
US (1) US5491673A (ko)
KR (1) KR100218125B1 (ko)
DE (1) DE4445311C2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032282A (en) * 1994-09-19 2000-02-29 Advantest Corp. Timing edge forming circuit for IC test system
JP3499051B2 (ja) * 1995-06-22 2004-02-23 株式会社アドバンテスト タイミング信号発生回路
JPH0946197A (ja) * 1995-07-28 1997-02-14 Ando Electric Co Ltd 可変遅延回路
US5731735A (en) * 1995-08-25 1998-03-24 Advantest Corporation Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled
JP3561792B2 (ja) * 1995-09-06 2004-09-02 株式会社ルネサステクノロジ クロック発生回路
US5805003A (en) * 1995-11-02 1998-09-08 Cypress Semiconductor Corp. Clock frequency synthesis using delay-locked loop
JPH09307407A (ja) * 1996-05-09 1997-11-28 Internatl Business Mach Corp <Ibm> クロック発振器、クロック・ジェネレータ回路、クロック・パルスの発振方法
JPH10290147A (ja) * 1997-04-14 1998-10-27 Mitsubishi Electric Corp 遅延量可変回路
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
US5854797A (en) * 1997-08-05 1998-12-29 Teradyne, Inc. Tester with fast refire recovery time
US5952853A (en) * 1997-12-23 1999-09-14 Hewlett-Packard Company Method for extending the output range of pulse-width based phase detectors
US5990713A (en) * 1998-02-05 1999-11-23 Harris Corporation Adjustable phase clock circuit using the same and related methods
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
US6586924B1 (en) * 1999-08-16 2003-07-01 Advantest Corporation Method for correcting timing for IC tester and IC tester having correcting function using the correcting method
JP4310036B2 (ja) 2000-09-07 2009-08-05 株式会社アドバンテスト タイミング信号発生回路、及び、それを備えた半導体検査装置
US7143326B2 (en) * 2001-03-20 2006-11-28 Credence Systems Corporation Test system algorithmic program generators
JP3619466B2 (ja) * 2001-03-27 2005-02-09 松下電器産業株式会社 半導体装置
US20060095221A1 (en) * 2004-11-03 2006-05-04 Teradyne, Inc. Method and apparatus for controlling variable delays in electronic circuitry
US7227395B1 (en) * 2005-02-09 2007-06-05 Altera Corporation High-performance memory interface circuit architecture
JP4849996B2 (ja) * 2006-08-23 2012-01-11 株式会社アドバンテスト 遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路
TWI336201B (en) * 2007-06-15 2011-01-11 Holtek Semiconductor Inc Circuit and method for regulating image clock
WO2010026765A1 (ja) * 2008-09-05 2010-03-11 株式会社アドバンテスト 試験装置、及び試験方法
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US20120139592A1 (en) * 2010-12-07 2012-06-07 Qualcomm Incorporated Method and Apparatus for Frequency Synthesizing
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
TWI461717B (zh) * 2012-11-05 2014-11-21 Realtek Semiconductor Corp 掃描時脈產生器以及掃描時脈產生方法
TWI609190B (zh) 2016-08-05 2017-12-21 國立成功大學 可將測試資料儲存於掃描鏈的積體電路自動測試架構及其方法
CN111611768B (zh) * 2020-05-21 2023-04-25 北京百度网讯科技有限公司 用于监控时钟信号的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516861A (en) * 1983-10-07 1985-05-14 Sperry Corporation High resolution and high accuracy time interval generator
US4788670A (en) * 1987-08-18 1988-11-29 Siemens Aktiengesellschaft Clock voltage supply
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
US4982387A (en) * 1989-08-28 1991-01-01 Tektronix, Inc. Digital time base with differential period delay

Also Published As

Publication number Publication date
DE4445311A1 (de) 1995-12-07
KR100218125B1 (ko) 1999-09-01
US5491673A (en) 1996-02-13
DE4445311C2 (de) 1997-09-18

Similar Documents

Publication Publication Date Title
KR960001772A (ko) 타이밍 신호 발생 회로
US6661736B2 (en) Apparatus and method for distributing a clock signal on a large scale integrated circuit
US7633326B2 (en) Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
KR940019069A (ko) Lsi내 클럭분배회로(intra-lsi clock distribution circuit)
KR950016009A (ko) 지연-로크-루프 기반 클럭 신서사이저
KR960027356A (ko) 클럭 신호 발생 회로 및 반도체 장치
WO2002031980A2 (en) Cyclic phase signal generation from a single clock source using current phase interpolation
JP3378667B2 (ja) 周期クロックの可変遅延回路
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
US4348597A (en) Latchup resistant pseudorandom binary sequence generator
KR987000694A (ko) IC칩을 위한 온도 보상 회로(Temperature Compensation Circuit for IC Chip)
US5923621A (en) Clock doubler circuit with duty cycle control
KR100333576B1 (ko) 전원투입회로 및 리세트방법
US6720811B2 (en) Semiconductor device with delay correction function
JP2577896B2 (ja) ｍ系列符号発生器
KR970029796A (ko) 구동시간 마진이 증가된 동기식 반도체 회로
US4383216A (en) AC Measurement means for use with power control means for eliminating circuit to circuit delay differences
US6507247B2 (en) Circuit and method for generating a variable frequency clock signal
KR940006348A (ko) D/a 변환장치 및 a/d 변환장치
CN111722670B (zh) 一种eMMC时序调整方法、***及eMMC主控芯片
KR960042337A (ko) 차수 변경이 가능한 선형 궤환 시프트 레지스터를 이용한 난수 생성장치
JP2016127602A (ja) クロック生成装置
JPH01216617A (ja) タイミング発生装置
JPS6432722A (en) Parallel/serial converting circuit
KR970002435Y1 (ko) 피엘엘 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee