JP2009081293A - 半導体チップ、及び複数の半導体チップが搭載された半導体装置 - Google Patents

Abstract

【課題】半導体チップがＭＣＰ化された場合には、チップ面積を増大させることなく他の半導体チップとの間のＥＳＤ保護を可能とし、また半導体チップがＭＣＰ化されなかった場合でも、チップ面積に無駄を生じさせない、半導体チップ及び複数の半導体チップが搭載された半導体装置を提供する。
【解決手段】内部回路２８を有する半導体チップ１は、内部回路２８の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、半導体チップ１の接地バス線３６と電気的に接続される第１の電極パッド１０を有する。
【選択図】図３

Description

本発明は、複数の半導体チップ間の静電破壊を防止する半導体チップ、及び複数の半導体チップ間の静電破壊を防止する半導体チップが他の半導体チップと共に搭載された半導体装置に関する。

近年、複数の半導体チップを一つのパッケージに実装するいわゆるマルチ・チップ・パッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ：以下、ＭＣＰと称する場合もある）技術が普及している。

そして、ＭＣＰ化された複数の半導体チップ間の静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：以下、ＥＳＤと称する場合もある）からの保護のために、一の半導体チップの接地バス線と他の半導体チップの接地バス線とを保護回路を介して電気的に接続する技術が提案されている（特許文献１の特に図２及び図７参照）。

特開２００３−１２４３３１号公報

しかしながら、特許文献１に記載された技術によれば、ＭＣＰ化される複数の半導体チップ間のＥＳＤ保護のためだけに、半導体チップに電極パッド及び保護回路を設ける必要がある。
このため、前述の電極パッド及び保護回路を備えた半導体チップがＭＣＰ化されずに単独で使用される場合には、前述のパッド及び保護回路は不要な構成となり、チップ面積に無駄が生じることとなる。

すなわち具体的には、ある半導体チップの開発段階において、当該半導体チップが将来ＭＣＰ化されることになるかどうかが分からない場合がある。また、ある半導体チップが、将来単独で使用される場合とＭＣＰ化されて使用される場合の両方が想定されている場合もある。これらのような場合、ＭＣＰ化されて使用される場合に備えて、ＭＣＰ化される複数の半導体チップ間のＥＳＤ保護のための構成を組み込んでおくことが望ましい。しかしながら、特許文献１に記載された技術によれば、当該半導体チップが単独で使用される場合には前述のパッド及び保護回路は不要な構成となり、チップ面積に無駄が生じることとなるのである。

そこで本発明の目的は、半導体チップがＭＣＰ化された場合には、チップ面積を増大させることなく他の半導体チップとの間のＥＳＤ保護を可能とし、また半導体チップがＭＣＰ化されなかった場合でも、チップ面積に無駄を生じさせない、半導体チップ及び複数の半導体チップが搭載された半導体装置を提供することである。

本発明に係る半導体チップは、上記目的を達成するため、
内部回路を有し、内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、半導体チップの接地バス線と電気的に接続された第１の電極パッドを有することを特徴とする。
また、本発明に係る半導体装置は、上記目的を達成するため、
内部回路を有する第１の半導体チップと、第２の半導体チップとが１つの実装基板上に搭載され、第１の半導体チップは、内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、第１の半導体チップの接地バス線と電気的に接続された第１の電極パッドとを有し、第１の電極パッドは第２の半導体チップの接地バス線と電気的に接続されていることを特徴とする。

本発明によれば、半導体チップがＭＣＰ化された場合には、チップ面積を増大させることなく他の半導体チップとの間のＥＳＤ保護を可能とし、また半導体チップがＭＣＰ化されなかった場合でも、チップ面積に無駄を生じさせない、半導体チップ及び複数の半導体チップが搭載された半導体装置を実現することができる。

本発明の実施の形態に係る半導体装置は、複数の半導体チップをＭＣＰ化したものであり、従来電極パッドを設けない領域であった半導体チップの外周コーナー領域に、当該半導体チップの接地バス線と電気的に接続した電極パッドを設けたものである。

以下、本発明の実施の形態について図を参照しながら詳細に説明する。
（第１実施形態）
本発明の第１実施形態は、半導体チップの外周コーナー領域に電極パッドを設け、半導体チップのコーナー領域に静電気放電（ＥＳＤ）保護回路を設けたものである。このＥＳＤ保護回路は、電極パッドと、当該半導体チップの接地バス線との間に電気的に接続される。

本発明の第１実施形態に係る半導体装置を、図１〜図５を用いて説明する。

図１は、第１実施形態に係る半導体装置の概略構成を示す斜視図である。図２は、第１実施形態に係る半導体装置の特徴部の電気的な接続関係を示す図である。図３は、第１実施形態に係る半導体装置の特徴部の構成を示す平面図である。図４は、第１実施形態に係る半導体装置の表面上の領域を説明する平面図である。図５は、第１実施形態に係る半導体装置に用いることができるＥＳＤ保護回路の具体的な構成例を示す図である。

まず、本発明の第１実施形態に係る半導体装置の概略構成を、図１を用いて説明する。

半導体装置１００は、１つの実装基板８０上に第１の半導体チップ１と第２の半導体チップ２とを搭載した半導体装置であり、いわゆるマルチ・チップ・パッケージ（ＭＣＰ）である。なお、本明細書においては、第１の半導体チップ１と第２の半導体チップ２とがＭＣＰ化されている、と表現することもある。

第１の半導体チップ１の、実装基板８０と反対側の表面５は、外周に第１の辺６と第２の辺７とを有している。また表面５上には、第１の辺６と第２の辺７とを含む外周に沿って第１の電極パッド１０、第２の電極パッド１１、及びその他複数の電極パッド１２が形成されている。すなわち第１の電極パッド１０は、隣接して形成された静電気放電（ＥＳＤ）保護回路２０及び第２の電極パッド１１を介して第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続されている。第２の電極パッド１１は、接地電圧供給ワイヤ４１を介して実装基板８０上の電極５１と接続されており、電極５１からは接地（ＶＳＳ）電圧が供給されている。

一方で、第１の電極パッド１０は第２の半導体チップ２への接地電圧供給ワイヤ４２を介して第２の半導体チップ２の接地バス線１７とも電気的に接続されている。すなわち第１の電極パッド１０は、まずボンディングワイヤ４０を介して実装基板８０上の電極５０と接続されている。電極５０は、実装基板８０上のプリント配線６０を介して電極５２と接続され、電極５２は接地電圧供給ワイヤ４２を介して第２の半導体チップ２の電極パッド１５と接続されている。電極パッド１５は、第２の半導体チップ２の、実装基板８０と反対側の表面８の外周に沿って形成された複数の電極パッドの一つであり、第２の半導体チップ２中の接地バス線１７と電気的に接続されている。

次に、本発明の第１実施形態に係る半導体装置の特徴部の電気的な接続関係を、図２を用いて説明する。

第１実施形態に係る半導体装置の第１の電極パッド１０は、電気的には、第１の半導体チップ１の接地バス線３６と第２の半導体チップ２の接地バス線１７との間に設けられている。

具体的には、第１の半導体チップ１に設けられた第１の電極パッド１０は、一端がＥＳＤ保護回路２０を介して接地バス線３６へ電気的に接続され、他端が第１の電極パッド１０、ボンディングワイヤ４０、電極５０及び第２の半導体チップ２への接地電圧供給ワイヤ４２を介して第２の半導体チップ２の接地バス線１７へ電気的に接続されている。

このように、第１の半導体チップ１の接地バス線３６と第２の半導体チップ２の接地バス線１７とが電気的に接続されているので、第１の半導体チップ１と第２の半導体チップ２との間の静電気放電による素子破壊を防止することができる。また第１の半導体チップ１の接地バス線３６と第２の半導体チップ２の接地バス線１７との間にＥＳＤ保護回路２０を設けているので、仮に一方の半導体チップにノイズが生じたとしても、他方の半導体チップに与える影響を最小限に抑えることができる。

次に、第１実施形態に係る半導体装置の特徴部の構成を、図３及び図４を用いて説明する。

図３は、第１の半導体チップ１の第１の電極パッド１０付近を拡大して示した平面図である。

第１の半導体チップ１の表面５は、外周に、第１の辺６と、第１の辺６と直交する第２の辺７とを有している。

また、第１の半導体チップ１には、第１の辺６又は第２の辺７と平行して、複数対の電源バス線及び接地バス線が内部回路２８を取り囲むようにして延在している。具体的にはまず、内部回路２８の外側に、内部用電源バス線３０と内部用接地バス線３２とからなる一対のバス線が形成されている。また内部用接地バス線３２の外側には、入出力用電源バス線３４と入出力用接地バス線３６とからなる一対のバス線が形成されている。従って、第１の半導体チップ１には、２対の電源バス線及び接地バス線が形成されており、そのうち入出力用電源バス線３４と入出力用接地バス線３６とが、最外周に位置する一対の電源バス線及び接地バス線である。なお、電源バス線はＶＤＤバスとも称され、また接地バス線はＶＳＳバス又はＧＮＤバスとも称される。また、内部回路２８は、表面５の略中央部に形成された電子回路であり、第１の半導体チップ１に形成された多数の電子回路のうち、表面５の周辺領域に形成された複数のセル（電源線セル、接地線セル又はＩ／Ｏ（入出力）セル３７、電源線セル又は接地線セル３８、及び接地線セル３９）に含まれる電子回路以外の電子回路である。

第１の半導体チップ１の表面５上の、第１の辺６及び第２の辺６が直交するコーナー部付近の領域には第１の電極パッド１０及び第１の静電気放電（ＥＳＤ）保護回路２０が形成されている。また、コーナー部以外の外周に沿って、第２の電極パッド１１及び複数の電極パッド１２が形成されている。

ここで、第１の電極パッド１０、第１のＥＳＤ保護回路２０、第２の電極パッド１１、及び複数の電極パッド１２が配置される領域について、図４を参照して詳細に説明する。

まず、図４（ａ）にコーナー領域６０を示す。

コーナー領域６０は、第１の辺６と第１の距離ｄ１だけ離間して平行する第１平行線７１と、第２の辺７と第２の距離ｄ２だけ離間して平行する第２平行線７２とによって囲まれた表面５上の領域である。

第１の距離ｄ１は、最外周の一対の電源バス線及び接地バス線のうち内側のバス線の第１の辺６と平行する部分と第１の辺６との距離である。すなわち第１実施形態においては、最外周に位置する一対の電源バス線及び接地バス線は、入出力用電源バス線３４と入出力用接地バス線３６であり、このうち内側に位置するバス線は入出力用電源バス線３４である。従って、入出力用電源バス線３４のうち第１の辺６と平行する部分と、第１の辺６との距離が、第１の距離ｄ１である。

また第２の距離ｄ２は、最外周の一対の電源バス線及び接地バス線のうち内側のバス線の第２の辺７と平行する部分と第２の辺７との距離である。すなわち第１実施形態においては、最外周に位置する一対の電源バス線及び接地バス線は入出力用電源バス線３４と入出力用接地バス線３６であり、このうち内側に位置するバス線は入出力用電源バス線３４である。従って、入出力用電源バス線３４のうち第２の辺７と平行する部分と、第２の辺７との距離が、第２の距離ｄ２である。

そしてコーナー領域６０は、通常は回路素子を形成しない空き領域であり、いわゆるデッドスペースである。

次に、図４（ｂ）に外周領域６２を示す。

外周領域６２は、最外周の一対の電源バス線及び接地バス線のうち外側のバス線と、第１の辺６及び第２の辺７との間の表面５上の領域である。すなわち第１実施形態においては、最外周に位置する一対の電源バス線及び接地バス線は入出力用電源バス線３４と入出力用接地バス線３６であり、このうち外側に位置するバス線は入出力用接地バス線３６である。従って、入出力用接地バス線３６と、第１の辺６及び第２の辺７との間の表面５上の領域が、外周領域６２である。

次に、図４（ｃ）に外周コーナー領域６４及び外周非コーナー領域６６を示す。

外周コーナー領域６４は、外周領域６２のうちコーナー領域６０に含まれる領域である。

外周非コーナー領域６６は、外周領域６２のうち外周コーナー領域６４以外の領域である。外周非コーナー領域６６は、外周領域６２のうちコーナー領域６０に含まれない領域である、ということもできる。

そして、外周非コーナー領域６６は、内部回路２８の動作に必要な電気信号の授受をするための電極パッドを形成することができる領域である。一方、外周コーナー領域６４は、内部回路２８の動作に必要な電気信号の授受をするための電極パッドを形成することができない領域である。従って、外周コーナー領域６４は、いわゆるデッドスペースである。

ここで、外周コーナー領域６４がデッドスペースである理由について詳細に説明する。

まず、領域Ａにおいては、バス線３０、３２、３４及び３６の全てと接続可能な電源線セル、接地線セル又はＩ／Ｏ（入出力）セル３７を配置することができる。このため、外周非コーナー領域６６のうち領域Ａにおいては、バス線３０、３２、３４及び３６の全てと電気的に接続可能な電極パッドを配置することができる。

また領域Ｂにおいては、バス線３４及び３６と接続可能な電源線セル又は接地線セル３８を配置することができる。このため、外周非コーナー領域６６のうち領域Ｂにおいては、バス線３４及び３６と電気的に接続可能な電極パッドを配置することができる。

また領域Ｃにおいては、バス線３６とのみ接続可能な接地線セル３９を配置することができる。このため、外周非コーナー領域６６のうち領域Ｃにおいては、バス線３６とのみ電気的に接続可能な電極パッドを配置することができる。

しかしながら領域Ｄにおいては、バス線３０、３２、３４及び３６のいずれかと接続可能な電源線セル、接地線セル又はＩ／Ｏ（入出力）セルを配置することができない。このため、外周領域６２のうち領域Ｄにおいては、内部回路２８の動作に必要な電気信号の授受をするための電極パッドを形成することはできない。

以上のようにして画定される領域が、コーナー領域６０、外周領域６２、外周コーナー領域６４及び外周非コーナー領域６６である。

そこで図３に戻り、第１の電極パッド１０、第１のＥＳＤ保護回路２０、第２の電極パッド１１、及び複数の電極パッド１２が配置される位置を説明する。

第１の電極パッド１０は、図４（ｃ）の外周コーナー領域６４に配置される。外周コーナー領域６４は上述の通り従来電極パッドを配置しない領域であったが、そのような領域に第１の電極パッド１０を配置することが、本発明の最大の特徴である。このため、第１の電極パッド１０を追加してもチップ面積を増大させることはない。また、第１の電極パッド１０を外周コーナー領域６４に配置できる理由は、第１の電極パッド１０は内部回路２８の動作に必要な電気信号の授受をするための電極パッドではなく、第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と、第２の半導体チップ２の接地バス線１７とを電気的に接続するためだけに用いられる電極パッドであるからである。

第１実施形態において、第１の電極パッド１０は、外周コーナー領域６４のうち最もコーナー部寄りに配置されている。また、第１の辺６に沿って配置された複数の電極パッド１２の直線上であり、かつ第２の辺７に沿って配置された複数の電極パッド１２の直線上でもある位置に配置されている。

第１のＥＳＤ保護回路２０は、コーナー領域６０に配置されている。第１の電極パッド１０がコーナー領域６０のうち外周コーナー領域６４以外の領域には配置できないのに対して、第１のＥＳＤ保護回路２０はコーナー領域６０であればどこにでも配置可能である。これは、電極パッドは配線層と同じ層に形成されるのに対して、第１のＥＳＤ保護回路２０を構成するダイオード、トランジスタ等の回路素子は半導体基板表面に形成されるためである。第１のＥＳＤ保護回路２０は、一端が第１の電極パッド１０と電気的に接続されており、他端が第２の電極パッド１１と電気的に接続されている。

第１実施形態において、第１のＥＳＤ保護回路２０は、第１の電極パッド１０と第２の電極パッドとの間に、それぞれと隣接して配置されている。このように配置することで、最短経路で複数の半導体チップ間のＥＳＤ保護を実現することができる。また、第２の辺７に沿って配置された複数の電極パッド１２の直線上である位置に配置されている。

第２の電極パッド１１及び複数の電極パッド１２は、外周非コーナー領域６６に配置されており、いずれも内部回路２８の動作に必要な電気信号の授受をするための電極パッドである。第２の電極パッド１１は入出力用接地バス線３６及び接地電圧供給ワイヤ４１と電気的に接続されており、出力用接地バス線３６に対して接地電圧を供給するための、いわゆるＧＮＤ（ＶＳＳ）パッドである。さらに第２の電極パッド１１は、第１のＥＳＤ保護回路２０を介して第１の電極パッド１０と電気的に接続されている。

第１実施形態において、第２の電極パッド１１は、第２の電極パッド１１及び複数の電極パッド１２からなる複数の電極パッドのうち、第１のＥＳＤ保護回路２０に最も近い位置に配置されている。このように配置することで、最短経路で複数の半導体チップ間のＥＳＤ保護を実現することができる。また、第２の電極パッド１１及び複数の電極パッド１２は、第１の辺６又は第２の辺７に沿って直線的に配置されている。

以上、第１の電極パッド１０、第１のＥＳＤ保護回路２０、第２の電極パッド１１、及び複数の電極パッド１２が配置される位置についてそれぞれ説明したが、第１の電極パッド１０が配置される位置については次のように捉えることもできる。

すなわち第１の電源パッド１０は、外周領域６２のうち、第１の辺６に沿って形成された複数の電極パッド（複数の電極パッド１２）のうち最も前記第２の辺に近い位置に配置された電極パッドと、第２の辺７に沿って形成された複数の電極パッド（第２の電極パッド１１及び複数の電極パッド１２）のうち最も前記第１の辺に近い位置に配置された電極パッド（電極パッド１１）との間の領域に形成されている、と捉えることもできる。

また、第１実施形態においては、第１の電極パッド１０、第１のＥＳＤ保護回路２０及び第２の電極パッド１１は、第２の辺７に沿って連続的に配置されている。このように配置することが、半導体チップ間のＥＳＤ保護及びチップの面積利用効率の観点から最も好ましい。なお、第１の電極パッド１０、第１のＥＳＤ保護回路２０及び第２の電極パッド１１を第１の辺６に沿って連続的に配置しても同様である。

次に、第１実施形態に係る半導体装置に用いることができるＥＳＤ保護回路２０の具体的な構成例を、図５を用いて説明する。

ＥＳＤ保護回路２０としては、ＰＮ接合ダイオード２０２とＰＮ接合ダイオード２０４とを逆方向に並列に接続した双方向ダイオードを用いるのが好適である。具体的には、ＰＮ接合ダイオード２０２は、アノードが第２の電極パッド１１を介して第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続され、カソードが第１の電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続されている。またＰＮ接合ダイオード２０４は、アノードが第１の電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続され、カソードが第２の電極パッド１１を介して第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続されている。

このほか、ＥＳＤ保護回路２０としては、２つのｎ型ＭＯＳトランジスタを並列に接続した双方向トランジスタを用いることもできる。この場合、ソース及びゲートが第２の電極パッド１１を介して第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続され、ドレインが第１の電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続されたｎ型ＭＯＳトランジスタと、ソース及びゲートが第１の電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続され、ドレインが第２の電極パッド１１を介して第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続されたｎ型ＭＯＳトランジスタとを並列に接続する。
次に、第１実施形態に係る半導体装置１００の動作を説明する。

第１の半導体チップ１の複数の電極パッドのいずれかと、第２の半導体チップ２の複数の電極パッドのいずれかとの間に静電気サージが印加された場合、すなわち静電気放電が生じた場合、静電気サージ電流は第１の電極パッド１０を経由して相手のチップに到達し、消滅する。

また、第１の半導体チップ１又は第２の半導体チップ２にノイズが発生し、ノイズが発生した半導体チップの接地バス線に意図しない電圧の変動が生じたとしても、第１のＥＳＤ保護回路２０が間に介在しているため、他方の半導体チップに与える悪影響を最小限に抑えることができる。
以上説明した第１実施形態に係る半導体装置によれば、以下のような効果を得ることができる。

第１に、外周コーナー領域６４に、第１の半導体チップ１の接地バス線（入出力用接地バス線３６）と電気的に接続される第１の電極パッド１０を配置したので、チップ面積を増加させることなくＭＣＰ化される複数の半導体チップ間のＥＳＤ保護を実現することができる。すなわち、外周コーナー領域６４は内部回路２８の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域であるため新たな領域を確保する必要がない。また、第１の半導体チップ１の接地バス線３６と電気的に接続される第１の電極パッド１０を設けておけば、必要に応じてＭＣＰされる他の半導体チップの接地バス線と接続することが可能となり、複数の半導体チップ間のＥＳＤ保護を実現することができる。なお、外周コーナー領域６４はもともと用いていない領域であるため、第１の半導体チップ１がＭＣＰ化されなかった場合でも、チップ面積に無駄は生じない。

第２に、コーナー領域６０に、第１の電極パッド１０と第２の電極パッド１１との間に電気的に接続された第１のＥＳＤ保護回路２０を設けたので、チップ面積を増加させることなくＭＣＰ化される複数の半導体チップ間のＥＳＤ保護を実現しつつ、一の半導体チップに生じたノイズによる他の半導体チップに及ぼす悪影響を最小限に抑えることができる。すなわち、コーナー領域４４は通常回路素子を形成しない空き領域であるため、ＥＳＤ保護回路を配置する新たな領域を確保する必要がない。また、複数の半導体チップの接地バス線同士を直接接続するのでなく、複数の半導体チップの接地バス線間にＥＳＤ保護回路を設けているため、一の半導体チップの接地バス線にノイズによる意図しない電圧の変動が生じたとしても、他の半導体チップに与える悪影響を最小限に抑えることができる。
（第２実施形態）
次に、本発明の第２実施形態を説明する。

本発明の第２実施形態は、半導体チップのコーナー領域に第２のＥＳＤ保護回路を追加したものである。第２のＥＳＤ保護回路は、電極パッドと、当該半導体チップの電源バス線との間に電気的に接続される。

本発明の第２実施形態に係る半導体装置を、図６〜図８を用いて説明する。

図６は、第２実施形態に係る半導体装置の特徴部の電気的な接続関係を示す図である。図７は、第２実施形態に係る半導体装置の特徴部の構成を示す平面図である。図８は、第２実施形態に係る半導体装置に用いることができるＥＳＤ保護回路の具体的な構成例を示す図である。

第２実施形態に係る半導体装置の概略構成は図１に示した第１実施形態に係る半導体装置の概略構成と同じであり、その他、第１実施形態と同じ構成については同一の符号を付与することでその説明を省略する。

まず、本発明の第２実施形態に係る半導体装置の特徴部の電気的な接続関係を、図６を用いて説明する。

第２実施形態においては、第１の半導体チップ１に第２のＥＳＤ保護回路２２が追加されている。

第２のＥＳＤ保護回路２２は、一端が第１の半導体チップ１の入出力用電源バス線３４と電気的に接続されており、他端が第１の電極パッド１０、ボンディングワイヤ４０、電極５０、及び第２の半導体チップ２への接地電圧供給ワイヤ４２を介して第２の半導体チップ２の接地バス線１７に電気的に接続されている。すなわち第２のＥＳＤ保護回路２２の一端と接続される電源バス線は、接地電圧供給ワイヤ４２によって接地電圧が供給される接地バス線（入出力用接地バス線３６）と対をなす電源バス線である必要がある。第２のＥＳＤ保護回路２２をこのような電源バス線と接続することにより、第１のＥＳＤ保護回路２０及び第２のＥＳＤ保護回路２２は、一対の電源バス線（入出力用電源バス線３４及び入出力用接地バス線３６）間に設けられていることになる。

このように、第１のＥＳＤ保護回路２０に加えて第２のＥＳＤ保護回路２２を追加したので、第１の半導体チップ１と第２の半導体チップ２との間の静電気放電による素子破壊を、より確実に防止することができる。

次に、第２実施形態に係る半導体装置の特徴部の構成を、図７及び図４を用いて説明する。

図７は、第１の半導体チップ１の第１の電極パッド１０付近を拡大して示した平面図である。

第２実施形態に係る半導体装置においては、図４に示すコーナー領域６０に第２のＥＳＤ保護回路２２を設けたことが特徴である。

第１の電極パッド１０がコーナー領域６０のうち外周コーナー領域６４以外の領域には配置できないのに対して、第２のＥＳＤ保護回路２０はコーナー領域６０であればどこにでも配置可能である。これは、電極パッドは配線層と同じ層に形成されるのに対して、第２のＥＳＤ保護回路２０を構成するダイオード、トランジスタ等の回路素子は半導体基板表面に形成されるためである。第２のＥＳＤ保護回路２２は、一端が第１の電極パッド１０と電気的に接続されており、他端が入出力用電源バス線３４と電気的に接続されている。

第２実施形態において、第２のＥＳＤ保護回路２２は、第１の電極パッド１０に隣接して形成されている。このように配置することで、最短経路で複数の半導体チップ間のＥＳＤ保護を実現することができる。また、第２のＥＳＤ保護回路２２は、第１の辺６に沿って配置された複数の電極パッド１２の直線上に形成されている。なお、第２実施形態においては、第２のＥＳＤ保護回路２２はコーナー領域６０のうち外周コーナー領域６４に含まれない領域においても形成されているが、外周コーナー領域６４に収まるように形成しても良い。

次に、第２実施形態に係る半導体装置に用いることができるＥＳＤ保護回路２２の具体的な構成例を、図８を用いて説明する。

ＥＳＤ保護回路２２としては、アノードが第１の電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続され、カソードが入出力用電源バス線３４と電気的に接続されたＰＮ接合ダイオード２２２を用いるのが好適である。

このほか、ＥＳＤ保護回路２２としては、ソース及びゲートが電極パッド１０を介して第２の半導体チップ２の接地バス線１７と電気的に接続され、ドレインが入出力用電源バス線３４と電気的に接続されたｎ型ＭＯＳトランジスタを用いることもできる。
次に、第２実施形態に係る半導体装置１００の動作を説明する。

第１の半導体チップ１の複数の電極パッドのいずれかと、第２の半導体チップ２の複数の電極パッドのいずれかとの間に静電気サージが印加された場合、すなわち静電気放電が生じた場合、静電気サージ電流は、第１のＥＳＤ保護回路２０及び第１の電極パッドを経由する経路、並びに第２のＥＳＤ保護回路２２及び第１の電極パッド１０を経由する経路という２つの経路を伝播して相手のチップに到達し、消滅する。

以上説明した第２実施形態に係る半導体装置によれば、第１実施形態に係る半導体装置による効果と同じ効果を得ることができることに加えて、以下のような効果を得ることができる。

第１に、コーナー領域６０に、第１の電極パッド１０と入出力用電源バス線３４との間に電気的に接続された第２のＥＳＤ保護回路２２を設けたので、チップ面積を増加させることなくＭＣＰ化される複数の半導体チップ間のＥＳＤ保護を、より確実に実現することができる。すなわち、コーナー領域４４は通常回路素子を形成しない空き領域であるため、ＥＳＤ保護回路を配置する新たな領域を確保する必要がない。また、第１の半導体チップ１の複数の電極パッドのいずれかと、第２の半導体チップ２の複数の電極パッドのいずれかとの間に静電気サージが印加された場合、静電気サージ電流は、第１のＥＳＤ保護回路２０及び第１の電極パッドを経由する経路、並びに第２のＥＳＤ保護回路２２及び第１の電極パッド１０を経由する経路という２つの経路を伝播して相手のチップに到達し、消滅するため、より確実なＥＳＤ保護を実現できる。

第２に、第１のＥＳＤ保護回路２０と第２のＥＳＤ保護回路２２が一対の電源バス線（入出力用電源バス線３４及び入出力用接地バス線３６）間に設けられているので、第１のＥＳＤ保護回路２０と第２のＥＳＤ保護回路２２が第１の半導体チップ１の入出力用電源バス線３４及び入出力用接地バス線３６間の保護回路としても機能する。すなわち、第１の半導体チップ１がＭＣＰ化されずに単独で使用される場合であっても、ＭＣＰ化されて他の半導体チップと共に使用される場合であっても、第１のＥＳＤ保護回路２０と第２のＥＳＤ保護回路２２が機能する。従って、ＥＳＤ保護回路を設置したにもかかわらずＭＣＰ化されなかったために保護機能を発揮できない、という無駄がある状況を回避することができる。

以上、本発明の実施形態を説明したが、本発明は上記に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能である。

第１実施形態に係る半導体装置の概略構成を示す斜視図である。 第１実施形態に係る半導体装置の特徴部の電気的な接続関係を示す図である。 第１実施形態に係る半導体装置の特徴部の構成を示す平面図である。 第１実施形態に係る半導体装置の表面上の領域を説明する平面図である。 第１実施形態に係る半導体装置に用いることができるＥＳＤ保護回路の具体的な構成例を示す図である。 第２実施形態に係る半導体装置の特徴部の電気的な接続関係を示す図である。 第２実施形態に係る半導体装置の特徴部の構成を示す平面図である。 第２実施形態に係る半導体装置に用いることができるＥＳＤ保護回路の具体的な構成例を示す図である。

符号の説明

１ 第１の半導体チップ
２ 第２の半導体チップ
６ 第１の辺
７ 第２の辺
１０ 第１の電極パッド
１１ 第２の電極パッド
１２ 複数の電極パッド
１７ 接地バス線
２０ 第１の静電気放電（ＥＳＤ）保護回路
２２ 第２の静電気放電（ＥＳＤ）保護回路
２８ 内部回路
３０ 内部用電源バス線
３２ 内部用接地バス線
３４ 入出力用電源バス線（電源バス線）
３６ 入出力用接地バス線（接地バス線）
４１、４２ 接地電圧供給ワイヤ
４０ ボンディングワイヤ
６０ コーナー領域
６２ 外周領域
６４ 外周コーナー領域
６６ 外周非コーナー領域
７１ 第１平行線
７２ 第２平行線
８０ 実装基板
１００ 半導体装置

Claims (16)

1. 内部回路を有する半導体チップであって、
   前記内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、前記半導体チップの接地バス線と電気的に接続された第１の電極パッドを有することを特徴とする半導体チップ。
2. 内部回路と、
   第１の辺及び前記第１の辺と直交する第２の辺とを有する表面と、
   前記第１の辺又は前記第２の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
   前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第１の辺及び前記第２の辺との間の前記表面上の領域である外周領域に、前記第１の辺及び前記第２の辺に沿って形成された、前記内部回路の動作に必要な電気信号の授受をするための複数の電極パッドと、
   前記外周領域のうち、前記第１の辺に沿って形成された前記複数の電極パッドのうち最も前記第２の辺に近い位置に配置された電極パッドと、前記第２の辺に沿って形成された前記複数の電極パッドのうち最も前記第１の辺に近い位置に配置された電極パッドとの間の領域に形成された、前記接地バス線と電気的に接続された第１の電極パッドとを有することを特徴とする、半導体チップ。
3. 前記第１の電極パッドは、前記半導体チップ以外の他の半導体チップの接地バス線と電気的に接続するためのものであることを特徴とする、請求項１又は２に記載の半導体チップ。
4. 第１の辺及び前記第１の辺と直交する第２の辺とを有する表面と、
   前記第１の辺又は前記第２の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
   前記表面上の領域である外周コーナー領域に形成され、前記接地バス線と電気的に接続された第１の電極パッドとを有し、
   前記外周コーナー領域は、前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第１の辺及び前記第２の辺との間の前記表面上の領域である外周領域のうち、前記第１の辺と第１の距離だけ離間して平行する第１平行線と、前記第２の辺と第２の距離だけ離間して平行する第２平行線とによって囲まれた前記表面上の領域であるコーナー領域に含まれる領域であり、
   前記第１の距離は、前記一対の電源バス線及び接地バス線のうち内側のバス線の前記第１の辺と平行する部分と前記第１の辺との距離であり、
   前記第２の距離は、前記内側のバス線の前記第２の辺と平行する部分と前記第２の辺との距離であることを特徴とする、半導体チップ。
5. 前記コーナー領域に、前記第１の電極パッドと前記接地バス線との間に電気的に接続された第１の静電気放電保護回路を有することを特徴とする、請求項４に記載の半導体チップ。
6. 前記外周領域のうち、前記外周コーナー領域以外の領域である外周非コーナー領域に、前記第１の静電気放電保護回路及び前記接地バス線と電気的に接続された第２の電極パッドを有することを特徴とする、請求項５に記載の半導体チップ。
7. 前記外周非コーナー領域には、前記第２の電極パッドを含む複数の電極パッドが形成されており、前記第２の電極パッドは、前記複数の電極パッドのうち前記第１の静電気放電保護回路に最も近い位置に配置されていることを特徴とする、請求項６に記載の半導体チップ。
8. 前記第１の電極パッド、前記第１の静電気放電保護回路、及び前記第２の電極パッドは、前記第１の辺又は前記第２の辺に沿って連続的に配置されていることを特徴とする、請求項７に記載の半導体チップ。
9. 前記コーナー領域に、前記第１の電極パッドと前記電源バス線との間に電気的に接続された第２の静電気放電保護回路を有することを特徴とする、請求項５に記載の半導体チップ。
10. 内部回路を有する第１の半導体チップと、第２の半導体チップとが１つの実装基板上に搭載された半導体装置であって、
    前記第１の半導体チップは、
    前記内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、前記第１の半導体チップの接地バス線と電気的に接続された第１の電極パッドとを有し、
    前記第１の電極パッドは前記第２の半導体チップの接地バス線と電気的に接続されていることを特徴とする半導体装置。
11. 表面に第１の辺及び前記第１の辺と直交する第２の辺とを有する第１の半導体チップと、第２の半導体チップとが１つの実装基板上に搭載された半導体装置であって、
    前記第１の半導体チップは、
    前記第１の辺又は前記第２の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
    前記表面上の領域である外周コーナー領域に形成され、前記接地バス線と電気的に接続された第１の電極パッドとを有し、
    前記外周コーナー領域は、前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第１の辺及び前記第２の辺との間の前記表面上の領域である外周領域のうち、前記第１の辺と第１の距離だけ離間して平行する第１平行線と、前記第２の辺と第２の距離だけ離間して平行する第２平行線とによって囲まれた前記表面上の領域であるコーナー領域に含まれる領域であり、
    前記第１の距離は、前記一対の電源バス線及び接地バス線のうち内側のバス線の前記第１の辺と平行する部分と前記第１の辺との距離であり、
    前記第２の距離は、前記内側のバス線の前記第２の辺と平行する部分と前記第２の辺との距離であり、
    前記第１の電極パッドは前記第２の半導体チップの接地バス線と電気的に接続されていることを特徴とする、半導体装置。
12. 前記コーナー領域に、前記第１の電極パッドと前記接地バス線との間に電気的に接続された第１の静電気放電保護回路を有することを特徴とする、請求項１１に記載の半導体装置。
13. 前記外周領域のうち、前記外周コーナー領域以外の領域である外周非コーナー領域に、前記第１の静電気放電保護回路及び前記接地バス線と電気的に接続された第２の電極パッドを有することを特徴とする、請求項１２に記載の半導体装置。
14. 前記外周非コーナー領域には、前記第２の電極パッドを含む複数の電極パッドが形成されており、前記第２の電極パッドは、前記複数の電極パッドのうち前記第１の静電気放電保護回路に最も近い位置に配置されていることを特徴とする、請求項１３に記載の半導体装置。
15. 前記第１の電極パッド、前記第１の静電気放電保護回路、及び前記第２の電極パッドは、前記第１の辺又は前記第２の辺に沿って連続的に配置されていることを特徴とする、請求項１４に記載の半導体装置。
16. 前記コーナー領域に、前記第１の電極パッドと前記電源バス線との間に電気的に接続された第２の静電気放電保護回路を有することを特徴とする、請求項１２に記載の半導体装置。

Images