JP2009081293A - 半導体チップ、及び複数の半導体チップが搭載された半導体装置 - Google Patents
半導体チップ、及び複数の半導体チップが搭載された半導体装置 Download PDFInfo
- Publication number
- JP2009081293A JP2009081293A JP2007249792A JP2007249792A JP2009081293A JP 2009081293 A JP2009081293 A JP 2009081293A JP 2007249792 A JP2007249792 A JP 2007249792A JP 2007249792 A JP2007249792 A JP 2007249792A JP 2009081293 A JP2009081293 A JP 2009081293A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- semiconductor chip
- electrode pad
- region
- ground bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】内部回路28を有する半導体チップ1は、内部回路28の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、半導体チップ1の接地バス線36と電気的に接続される第1の電極パッド10を有する。
【選択図】図3
Description
このため、前述の電極パッド及び保護回路を備えた半導体チップがMCP化されずに単独で使用される場合には、前述のパッド及び保護回路は不要な構成となり、チップ面積に無駄が生じることとなる。
内部回路を有し、内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、半導体チップの接地バス線と電気的に接続された第1の電極パッドを有することを特徴とする。
また、本発明に係る半導体装置は、上記目的を達成するため、
内部回路を有する第1の半導体チップと、第2の半導体チップとが1つの実装基板上に搭載され、第1の半導体チップは、内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、第1の半導体チップの接地バス線と電気的に接続された第1の電極パッドとを有し、第1の電極パッドは第2の半導体チップの接地バス線と電気的に接続されていることを特徴とする。
(第1実施形態)
本発明の第1実施形態は、半導体チップの外周コーナー領域に電極パッドを設け、半導体チップのコーナー領域に静電気放電(ESD)保護回路を設けたものである。このESD保護回路は、電極パッドと、当該半導体チップの接地バス線との間に電気的に接続される。
次に、第1実施形態に係る半導体装置100の動作を説明する。
以上説明した第1実施形態に係る半導体装置によれば、以下のような効果を得ることができる。
(第2実施形態)
次に、本発明の第2実施形態を説明する。
次に、第2実施形態に係る半導体装置100の動作を説明する。
2 第2の半導体チップ
6 第1の辺
7 第2の辺
10 第1の電極パッド
11 第2の電極パッド
12 複数の電極パッド
17 接地バス線
20 第1の静電気放電(ESD)保護回路
22 第2の静電気放電(ESD)保護回路
28 内部回路
30 内部用電源バス線
32 内部用接地バス線
34 入出力用電源バス線(電源バス線)
36 入出力用接地バス線(接地バス線)
41、42 接地電圧供給ワイヤ
40 ボンディングワイヤ
60 コーナー領域
62 外周領域
64 外周コーナー領域
66 外周非コーナー領域
71 第1平行線
72 第2平行線
80 実装基板
100 半導体装置
Claims (16)
- 内部回路を有する半導体チップであって、
前記内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、前記半導体チップの接地バス線と電気的に接続された第1の電極パッドを有することを特徴とする半導体チップ。 - 内部回路と、
第1の辺及び前記第1の辺と直交する第2の辺とを有する表面と、
前記第1の辺又は前記第2の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第1の辺及び前記第2の辺との間の前記表面上の領域である外周領域に、前記第1の辺及び前記第2の辺に沿って形成された、前記内部回路の動作に必要な電気信号の授受をするための複数の電極パッドと、
前記外周領域のうち、前記第1の辺に沿って形成された前記複数の電極パッドのうち最も前記第2の辺に近い位置に配置された電極パッドと、前記第2の辺に沿って形成された前記複数の電極パッドのうち最も前記第1の辺に近い位置に配置された電極パッドとの間の領域に形成された、前記接地バス線と電気的に接続された第1の電極パッドとを有することを特徴とする、半導体チップ。 - 前記第1の電極パッドは、前記半導体チップ以外の他の半導体チップの接地バス線と電気的に接続するためのものであることを特徴とする、請求項1又は2に記載の半導体チップ。
- 第1の辺及び前記第1の辺と直交する第2の辺とを有する表面と、
前記第1の辺又は前記第2の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
前記表面上の領域である外周コーナー領域に形成され、前記接地バス線と電気的に接続された第1の電極パッドとを有し、
前記外周コーナー領域は、前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第1の辺及び前記第2の辺との間の前記表面上の領域である外周領域のうち、前記第1の辺と第1の距離だけ離間して平行する第1平行線と、前記第2の辺と第2の距離だけ離間して平行する第2平行線とによって囲まれた前記表面上の領域であるコーナー領域に含まれる領域であり、
前記第1の距離は、前記一対の電源バス線及び接地バス線のうち内側のバス線の前記第1の辺と平行する部分と前記第1の辺との距離であり、
前記第2の距離は、前記内側のバス線の前記第2の辺と平行する部分と前記第2の辺との距離であることを特徴とする、半導体チップ。 - 前記コーナー領域に、前記第1の電極パッドと前記接地バス線との間に電気的に接続された第1の静電気放電保護回路を有することを特徴とする、請求項4に記載の半導体チップ。
- 前記外周領域のうち、前記外周コーナー領域以外の領域である外周非コーナー領域に、前記第1の静電気放電保護回路及び前記接地バス線と電気的に接続された第2の電極パッドを有することを特徴とする、請求項5に記載の半導体チップ。
- 前記外周非コーナー領域には、前記第2の電極パッドを含む複数の電極パッドが形成されており、前記第2の電極パッドは、前記複数の電極パッドのうち前記第1の静電気放電保護回路に最も近い位置に配置されていることを特徴とする、請求項6に記載の半導体チップ。
- 前記第1の電極パッド、前記第1の静電気放電保護回路、及び前記第2の電極パッドは、前記第1の辺又は前記第2の辺に沿って連続的に配置されていることを特徴とする、請求項7に記載の半導体チップ。
- 前記コーナー領域に、前記第1の電極パッドと前記電源バス線との間に電気的に接続された第2の静電気放電保護回路を有することを特徴とする、請求項5に記載の半導体チップ。
- 内部回路を有する第1の半導体チップと、第2の半導体チップとが1つの実装基板上に搭載された半導体装置であって、
前記第1の半導体チップは、
前記内部回路の動作に必要な電気信号の授受をするための電極パッドを設けることができない領域に、前記第1の半導体チップの接地バス線と電気的に接続された第1の電極パッドとを有し、
前記第1の電極パッドは前記第2の半導体チップの接地バス線と電気的に接続されていることを特徴とする半導体装置。 - 表面に第1の辺及び前記第1の辺と直交する第2の辺とを有する第1の半導体チップと、第2の半導体チップとが1つの実装基板上に搭載された半導体装置であって、
前記第1の半導体チップは、
前記第1の辺又は前記第2の辺と平行して前記表面上に延在する最外周の一対の電源バス線及び接地バス線と、
前記表面上の領域である外周コーナー領域に形成され、前記接地バス線と電気的に接続された第1の電極パッドとを有し、
前記外周コーナー領域は、前記一対の電源バス線及び接地バス線のうち外側のバス線と、前記第1の辺及び前記第2の辺との間の前記表面上の領域である外周領域のうち、前記第1の辺と第1の距離だけ離間して平行する第1平行線と、前記第2の辺と第2の距離だけ離間して平行する第2平行線とによって囲まれた前記表面上の領域であるコーナー領域に含まれる領域であり、
前記第1の距離は、前記一対の電源バス線及び接地バス線のうち内側のバス線の前記第1の辺と平行する部分と前記第1の辺との距離であり、
前記第2の距離は、前記内側のバス線の前記第2の辺と平行する部分と前記第2の辺との距離であり、
前記第1の電極パッドは前記第2の半導体チップの接地バス線と電気的に接続されていることを特徴とする、半導体装置。 - 前記コーナー領域に、前記第1の電極パッドと前記接地バス線との間に電気的に接続された第1の静電気放電保護回路を有することを特徴とする、請求項11に記載の半導体装置。
- 前記外周領域のうち、前記外周コーナー領域以外の領域である外周非コーナー領域に、前記第1の静電気放電保護回路及び前記接地バス線と電気的に接続された第2の電極パッドを有することを特徴とする、請求項12に記載の半導体装置。
- 前記外周非コーナー領域には、前記第2の電極パッドを含む複数の電極パッドが形成されており、前記第2の電極パッドは、前記複数の電極パッドのうち前記第1の静電気放電保護回路に最も近い位置に配置されていることを特徴とする、請求項13に記載の半導体装置。
- 前記第1の電極パッド、前記第1の静電気放電保護回路、及び前記第2の電極パッドは、前記第1の辺又は前記第2の辺に沿って連続的に配置されていることを特徴とする、請求項14に記載の半導体装置。
- 前記コーナー領域に、前記第1の電極パッドと前記電源バス線との間に電気的に接続された第2の静電気放電保護回路を有することを特徴とする、請求項12に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249792A JP2009081293A (ja) | 2007-09-26 | 2007-09-26 | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 |
CN200810133960XA CN101399250B (zh) | 2007-09-26 | 2008-07-18 | 半导体芯片及安装了多个半导体芯片的半导体装置 |
US12/193,874 US8093629B2 (en) | 2007-09-26 | 2008-08-19 | Semiconductor chip and semiconductor device having a plurality of semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007249792A JP2009081293A (ja) | 2007-09-26 | 2007-09-26 | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009081293A true JP2009081293A (ja) | 2009-04-16 |
Family
ID=40470694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249792A Pending JP2009081293A (ja) | 2007-09-26 | 2007-09-26 | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8093629B2 (ja) |
JP (1) | JP2009081293A (ja) |
CN (1) | CN101399250B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8093629B2 (en) | 2007-09-26 | 2012-01-10 | Oki Semiconductor Co., Ltd. | Semiconductor chip and semiconductor device having a plurality of semiconductor chips |
WO2023286506A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | I/o回路、半導体装置、セルライブラリ、半導体装置の回路設計方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015104409B4 (de) * | 2015-03-24 | 2019-12-12 | Tdk-Micronas Gmbh | Halbleiter-Anordnung mit ESD-Schutzschaltung |
JP6304700B2 (ja) * | 2016-09-26 | 2018-04-04 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
JP2018125336A (ja) * | 2017-01-30 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
CN112310070A (zh) * | 2020-10-27 | 2021-02-02 | 伟芯科技(绍兴)有限公司 | 多硅片集成电路器件及其设计方法 |
WO2022236764A1 (zh) * | 2021-05-13 | 2022-11-17 | 迪克创新科技有限公司 | 电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661428A (ja) * | 1992-08-06 | 1994-03-04 | Nec Corp | 半導体集積回路 |
JP2003124331A (ja) * | 2001-10-16 | 2003-04-25 | Toshiba Corp | 半導体集積回路装置 |
JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
JP2005259914A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及びマルチ・チップ・パッケージ |
JP2006128422A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283405A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の保護回路 |
JP3123984B2 (ja) * | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
US8035188B2 (en) * | 2004-07-28 | 2011-10-11 | Panasonic Corporation | Semiconductor device |
JP2009081293A (ja) | 2007-09-26 | 2009-04-16 | Oki Semiconductor Co Ltd | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 |
-
2007
- 2007-09-26 JP JP2007249792A patent/JP2009081293A/ja active Pending
-
2008
- 2008-07-18 CN CN200810133960XA patent/CN101399250B/zh not_active Expired - Fee Related
- 2008-08-19 US US12/193,874 patent/US8093629B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661428A (ja) * | 1992-08-06 | 1994-03-04 | Nec Corp | 半導体集積回路 |
JP2003124331A (ja) * | 2001-10-16 | 2003-04-25 | Toshiba Corp | 半導体集積回路装置 |
JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
JP2005259914A (ja) * | 2004-03-10 | 2005-09-22 | Nec Electronics Corp | 半導体回路装置及びマルチ・チップ・パッケージ |
JP2006128422A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8093629B2 (en) | 2007-09-26 | 2012-01-10 | Oki Semiconductor Co., Ltd. | Semiconductor chip and semiconductor device having a plurality of semiconductor chips |
WO2023286506A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | I/o回路、半導体装置、セルライブラリ、半導体装置の回路設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090078967A1 (en) | 2009-03-26 |
CN101399250B (zh) | 2012-07-18 |
CN101399250A (zh) | 2009-04-01 |
US8093629B2 (en) | 2012-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653641B2 (en) | Integrated circuit device | |
JP5617980B2 (ja) | Esd保護デバイス | |
US20180197850A1 (en) | Semiconductor integrated circuit device | |
JP2009081293A (ja) | 半導体チップ、及び複数の半導体チップが搭載された半導体装置 | |
JP5143413B2 (ja) | 半導体集積回路 | |
US9478525B2 (en) | Semiconductor device | |
JP2005191447A (ja) | 半導体装置およびその製造方法 | |
US20110051299A1 (en) | Semiconductor integrated circuit | |
JP2013229547A (ja) | 半導体装置および半導体モジュール | |
JP5467736B2 (ja) | 半導体集積回路 | |
JP4682622B2 (ja) | 半導体装置 | |
JP2009071173A (ja) | 半導体装置 | |
JP2008147376A (ja) | 半導体装置 | |
JP2008078354A (ja) | 半導体装置 | |
JP2012195338A (ja) | 半導体装置 | |
JP4262242B2 (ja) | 半導体装置 | |
JP2005244200A (ja) | 半導体装置 | |
JP4758787B2 (ja) | 半導体集積回路 | |
JP2890269B2 (ja) | 半導体装置 | |
JP2008166628A (ja) | 半導体装置の保護回路 | |
KR100638887B1 (ko) | 본딩패드용 정전기 방지소자 | |
JP2011216592A (ja) | 半導体集積回路装置 | |
US7768100B2 (en) | Semiconductor integrated circuit | |
JP5299410B2 (ja) | 半導体装置 | |
JP5265932B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |