KR950026117A - 고속 데이타 전송을 위한 부스트랩 회로 - Google Patents

고속 데이타 전송을 위한 부스트랩 회로 Download PDF

Info

Publication number
KR950026117A
KR950026117A KR1019940002691A KR19940002691A KR950026117A KR 950026117 A KR950026117 A KR 950026117A KR 1019940002691 A KR1019940002691 A KR 1019940002691A KR 19940002691 A KR19940002691 A KR 19940002691A KR 950026117 A KR950026117 A KR 950026117A
Authority
KR
South Korea
Prior art keywords
boost
driver
circuit
strap circuit
capacitor
Prior art date
Application number
KR1019940002691A
Other languages
English (en)
Other versions
KR960013861B1 (ko
Inventor
유종학
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940002691A priority Critical patent/KR960013861B1/ko
Priority to US08/389,227 priority patent/US5512845A/en
Publication of KR950026117A publication Critical patent/KR950026117A/ko
Application granted granted Critical
Publication of KR960013861B1 publication Critical patent/KR960013861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 특정 노드에 빠른 속도로 높은 전위를 인가하기 위하여, 특정 노드의 부하 캐패시터를 충전시키는 제1드라이버와, 상기 드라이버의 부하 캐패시터를 연결하는 제1NMOS형 트랜지스터와, 제1NMOS형 트렌지스터의 게이트를 제어하기 위한 제2NMOS형 트랜지스터와, 제1NMS형 트랜지스터의 게이트를 부스트랩하기 위한 부스트랩 캐패시터와, 상기 부스트랩 캐패시터를 구동하며 입력단이 상기 제1드라이버이 입력단에 접속되어 있는 제2드라이버로 구현한 회로에 관한 기술이다.

Description

고속 데이터 전송을 위한 부스트랩 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 부스트랩 회로도.
제3도는 본 발명에 의한 부스트랩 회로를 워드라인 인에이블 회로에 구현한 실시예도.
제4도는 본 발명에 의한 부스트랩 회로를 데이터 출력버퍼에 구현한 실시예도.

Claims (3)

  1. 특정 노드에 높은 전위를 전달하는 부스트랩 회로에 있어서, 특정 노드의 부하 캐패시터를 충전시키는 제1도 라이버와, 상기 드라이버와 부하 캐패시터를 연결하는 스위칭 수단인 제1 NMOS형 트랜지스터와, 상기 제1NMOS형 트랜지스터의 게이트를 제어하기 위한 제2 NMOS형 트랜지스터와, 상기 제1 NMOS형 트랜지스터의 게이트를 부스트랩하기 위한 브스트랩 캐패시터와, 상기 부스트랩 캐패시터를 구동하며 입력단이 상기 제1드라이버이 입력단에 접속되어 있는 제2드라이버를 포함하는 것을 특징으로 하는 부스트랩 회로.
  2. 제1항에 있어서, 상기 부스트랩 회로를 워드라인에 높은 전위를 인가하는 워드라인 인에이블 회로에 적용하는 것을 특징으로 하는 부스트랩 회로.
  3. 제1항에 있어서, 상기 부스트랩 회로를 데이터 출력버퍼의 NMOS형 풀-업 구동단의 게이트 노드에 높은 전위를 인가하는데에 적용하는 것을 특징으로 하는 부스트랩 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940002691A 1994-02-16 1994-02-16 고속 데이타 전송을 위한 부트스트랩 회로 KR960013861B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940002691A KR960013861B1 (ko) 1994-02-16 1994-02-16 고속 데이타 전송을 위한 부트스트랩 회로
US08/389,227 US5512845A (en) 1994-02-16 1995-02-15 Bootstrap circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002691A KR960013861B1 (ko) 1994-02-16 1994-02-16 고속 데이타 전송을 위한 부트스트랩 회로

Publications (2)

Publication Number Publication Date
KR950026117A true KR950026117A (ko) 1995-09-18
KR960013861B1 KR960013861B1 (ko) 1996-10-10

Family

ID=19377230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002691A KR960013861B1 (ko) 1994-02-16 1994-02-16 고속 데이타 전송을 위한 부트스트랩 회로

Country Status (2)

Country Link
US (1) US5512845A (ko)
KR (1) KR960013861B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380160B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 워드 라인 부트스트랩 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783948A (en) * 1995-06-23 1998-07-21 Micron Technology, Inc. Method and apparatus for enhanced booting and DC conditions
US5959933A (en) * 1996-01-25 1999-09-28 Micron Technology, Inc. System for improved memory cell access
KR100422815B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 출력 버퍼 장치
FR2773019B1 (fr) * 1997-12-24 2001-10-12 Sgs Thomson Microelectronics Dispositif de generation d'une impulsion de tension
JP3319400B2 (ja) * 1998-08-07 2002-08-26 ヤマハ株式会社 駆動回路
US6188274B1 (en) 1999-06-04 2001-02-13 Sharp Laboratories Of America, Inc. Bootstrap capacitor power supply for low voltage mobile communications power amplifier
US6696880B2 (en) * 2001-11-09 2004-02-24 Sandisk Corporation High voltage switch suitable for non-volatile memories
CN101268616B (zh) * 2005-09-20 2010-10-27 Nxp股份有限公司 单阈值和单导电类型逻辑
WO2007042970A1 (en) * 2005-10-07 2007-04-19 Nxp B.V. Single threshold and single conductivity type amplifier/buffer
US8461880B2 (en) * 2009-04-02 2013-06-11 Silicon Labs Spectra, Inc. Buffer with an output swing created using an over-supply voltage
JP5467454B2 (ja) * 2009-09-01 2014-04-09 Ｎｌｔテクノロジー株式会社 ブートストラップ回路及びレベルシフト回路並びにワード線駆動回路
US8106701B1 (en) 2010-09-30 2012-01-31 Sandisk Technologies Inc. Level shifter with shoot-through current isolation
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
CN102789808B (zh) * 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US8395434B1 (en) 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
JP2013198125A (ja) * 2012-03-22 2013-09-30 Fujitsu Semiconductor Ltd 半導体装置
US9355706B2 (en) 2013-08-01 2016-05-31 Samsung Electronics Co., Ltd. Output circuit for implementing high speed data transmition
US9330776B2 (en) 2014-08-14 2016-05-03 Sandisk Technologies Inc. High voltage step down regulator with breakdown protection
CN113067462B (zh) * 2021-05-11 2023-03-24 无锡靖芯科技有限公司 一种新型自举驱动电路结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906056A (en) * 1987-04-14 1990-03-06 Mitsubishi Denki Kabushiki Kaisha High speed booster circuit
JPH082016B2 (ja) * 1989-06-20 1996-01-10 日本電気株式会社 昇圧回路
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
JPH05174591A (ja) * 1991-12-25 1993-07-13 Sharp Corp チャージポンプ回路
KR940005509B1 (ko) * 1992-02-14 1994-06-20 삼성전자 주식회사 승압단속회로및이를구비하는출력버퍼회로
JP3071312B2 (ja) * 1992-07-22 2000-07-31 株式会社 沖マイクロデザイン データアウトバッファ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380160B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 워드 라인 부트스트랩 회로

Also Published As

Publication number Publication date
KR960013861B1 (ko) 1996-10-10
US5512845A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
KR950026117A (ko) 고속 데이타 전송을 위한 부스트랩 회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR950030341A (ko) 반도체 소자의 부스트랩 회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR970055264A (ko) 차동 증폭기
KR960043524A (ko) 출력 버퍼링 장치
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR890013769A (ko) 중간전위생성회로
KR960019978A (ko) 펄스 발생기
KR910015113A (ko) BiCMOS 풀 스윙 구동회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR970078007A (ko) 극성 자동전환 회로
KR910017743A (ko) 레벨변환회로
KR100218333B1 (ko) 부트-스트랩프 회로
KR950020695A (ko) 고전위 전달회로
KR980006900A (ko) 고속 전압 변환 회로
KR950022125A (ko) 데이타 출력버퍼
KR970019082A (ko) 배타적 논리합 연산장치
KR940027315A (ko) 개선된 데이타 출력 버퍼
KR970017608A (ko) 센스 증폭기
KR970051161A (ko) 워드라인 구동장치
KR930014570A (ko) 출력버퍼회로
KR940017137A (ko) 핫-캐리어 보호회로를 구비한 고전압 발생기
KR920001841A (ko) 파워 온 리셋트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 17

EXPY Expiration of term