KR950020755A - 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 - Google Patents

일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 Download PDF

Info

Publication number
KR950020755A
KR950020755A KR1019940033070A KR19940033070A KR950020755A KR 950020755 A KR950020755 A KR 950020755A KR 1019940033070 A KR1019940033070 A KR 1019940033070A KR 19940033070 A KR19940033070 A KR 19940033070A KR 950020755 A KR950020755 A KR 950020755A
Authority
KR
South Korea
Prior art keywords
serial
registers
data
memory block
register
Prior art date
Application number
KR1019940033070A
Other languages
English (en)
Other versions
KR0155180B1 (ko
Inventor
도루 이시까와
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950020755A publication Critical patent/KR950020755A/ko
Application granted granted Critical
Publication of KR0155180B1 publication Critical patent/KR0155180B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G11C2029/4002—Comparison of products, i.e. test results of chips or with golden chip

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 디바이스는 다수의 메모리블럭과, 상기 메모리 블럭에 데이타를 기록하기 위한 기록 회로와, 상기 메모리 블럭으로부터 데이타를 판독하기위한 판독 회로와, 메모리 블럭으로부터 판독된 다수의 데이타를 직렬로 출력하기 위해 대응하는 메모리 블럭에 접속되는 다수의 직렬 레시스터와, 직렬로 상기 직렬 레지스터를 접속하기 위해 상기 직렬 레지스터 중 2개의 인접하는 직렬 레지스터 사이에 배열되는 다수의 스위치와, 상기 최종 직렬 레지스터 전에 배열된 직렬 레지스터로부터 출력된 데이타와 상기 스위치에 의해 접속된 상기 직렬 레지스터의 최종단에 배열된 최종 직렬 레지스터로부터 출력된 데이타의 일치를 검출하기 위한 일치 검출 수단을 포함한다.

Description

일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예의 구조를 도시하는 블럭도,
제2A도 및 제2B도는 본 발명의 실시예의 4개의 블럭 및 8개의 블럭 회로 구조 사이의 비교를 도시하는 회로도,
제2A도는 4개의 메모리 블럭의 블럭도이다,
제3도는 본 발명의 직렬 레지스터의 회로도.

Claims (10)

  1. 다수의 메모리 블럭, 상기 메모리 블럭에 데이타를 기록하기 위한 기록 회로, 상기 메모리 블럭으로부터 데이타를 판독하기 위한 판독 회로, 메모리 블럭으로부터 판독된 다수의 데이타를 직렬로 출력하기 위해 대응하는 메모리 블럭에 각각이 접속되는 다수의 직렬 레지스터, 직렬로 상기 직렬 레지스터들을 접속하기 위해 상기 직렬 레지스터 중 2개의 인접하는 직렬 레지스터 사이에 각각이 배열되는 다수의 스위치, 및 상기 최종 직렬 레지스터 전에 배열된 직렬 레지스터로부터 출력된 데이타와 상기 스위치에 의해 접속된 상기 직렬 레지스터의 최종단에 배열된 최종 직렬 레지스터로부터 출력된 데이타의 일치를 검출하기 위한 일치 검출 수단을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  2. 제1항에 있어서, 상기 다수의 스위치는 N채널 트랜스퍼 게이트로 구성된 것을 특징으로 하는 반도체 메모리 디바이스.
  3. 제1항에 있어서, 상기 일치 검출 수단이 2입력 배타적 NOR회로를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  4. 제1항에 있어서, 상기 다수의 직렬 레지스터가 다수의 D형 플립플롭 및 테스트 모드에서 직렬로 D형 플립플롭을 접속하기 위해 2개의 인접한 D형 플립플롭 사이에 각각이 배열되는 다수의 트랜스퍼 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  5. 다수의 메모리 블럭(=n개의 블럭) 메모리 블럭으로부터 판독된 다수의 데이타를 직렬로 출력하기 위해 대응하는 메모리 블럭에 각각이 접속되는 다수의 n개의 직렬 레지스터, 모든 m개의 직렬 레지스터로 상기 n개의 직렬 레지스터를 직렬로 접속하기 위한 다수의 스위치, 및 최종 직렬 레지스터 바로 이전에 배열된 직렬 레지스터로부터 출력된 데이타와 스위치에 의해 접속된 m개의 직렬 레지스터 중 최종 직렬 레지스터로부터 출력된 데이타의 일치를 검출하기 위해 배열된 다수의 일치 검출 회로를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  6. 제5항에 있어서, 상기 다수의 스위치가 N채널 트랜스퍼 게이트로 구성되는 것을 특징으로 하는 반도체 메모리 디바이스.
  7. 제5항에 있어서, 상기 일치 검출 회로가 2입력 배타적 NOR회로를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  8. 제5항에 있어서, 상기 직렬 레지스터가 다수의 D형 플립플롭 및 테스트 모드에서 직렬로 D형 플립플롭을 접속하기 위해 2개의 인접한 D형 플립플롭 사이에 각각이 배열되는 다수의 트랜스퍼 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 디바이스.
  9. 다수의 메모리 블럭, 상기 메모리 블럭에 데이타를 기록하기 위한 기록 회로, 상기 메모리 블럭으로부터 데이타를 판독하기 위한 판독 회로, 메모리 블럭으로부터 판독된 데이타를 직렬로 출력하기 위해 대응하는 메모리 블럭에 접속되는 다수의 n개의 직렬 레지스터를 포함하는 반도체 메모리 디바이스를 테스트하기 위한 방법에 있어서, 테스트시에 상기 메모리 블럭에 동일 데이타를 기록하는 스텝, 상기 직렬 레지스터에 메모리 블럭으로부터 판독된 데이타를 입력하는 스텝, 순차적으로 상기 n개의 직렬 레지스터의 데이타를 시프팅하는 스텝, 및 최종 직렬 레지스터 전에 배열된 직렬 레지스터로부터 출력된 데이타와 상기 직렬 레지스터의 최종단에 배열된 최종 직렬 레지스터로부터 출력된 데이타의 일치 검출의 결과를 모니터하는 스텝을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스를 테스트하기 위한 방법.
  10. 다수의 메모리 블럭, 메모리 블럭으로부터 판독된 데이타를 직렬로 출력하기 위해 대응하는 메모리 블럭에 접속되는 다수의 직렬 레지스터를 포함하는 반도체 메모리 디바이스를 테스트하기 위한 방법에 있어서, 테스트시에 상기 메모리 블럭에 동일 데이타를 기록하는 스텝, 상기 직렬 레지스터에 상기 메모리 블럭으로부터 판독된데이타를 입력하는 스텝, 상기 n개의 직렬 레지스터를 모든 그룹 내의 m개의 직렬 레지스터를 접속하기 위해 각각이 m개의 직렬 레지스터를 포함하는 다수의 그룹으로 분할하는 스텝, 최종 직렬 레지스터 바로 이전에 배열된 직렬 레지스터로부터 출력된 데이타와 상기 m개의 직렬 레지스터의 최종단에 배열된 최종 직렬 레지스터로부터 출력된 데이타의 일치 검출의 결과를 상기 그룹의 모든 그룹으로 모니터하는 스텝을 포함하는 것을 특징으로 하는 반도체 메모리 디바이스를 테스트하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033070A 1993-12-07 1994-12-07 일치 검출 회로를 갖는 반도체 메모리 디바이스 및 그 테스트 방법 KR0155180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-339859 1993-12-07
JP05339859A JP3076185B2 (ja) 1993-12-07 1993-12-07 半導体メモリ装置及びその検査方法

Publications (2)

Publication Number Publication Date
KR950020755A true KR950020755A (ko) 1995-07-24
KR0155180B1 KR0155180B1 (ko) 1998-12-01

Family

ID=18331504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033070A KR0155180B1 (ko) 1993-12-07 1994-12-07 일치 검출 회로를 갖는 반도체 메모리 디바이스 및 그 테스트 방법

Country Status (3)

Country Link
US (1) US5521870A (ko)
JP (1) JP3076185B2 (ko)
KR (1) KR0155180B1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
KR100238256B1 (ko) * 1997-12-03 2000-01-15 윤종용 직접 억세스 모드 테스트를 사용하는 메모리 장치 및 테스트방법
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6134156A (en) * 1999-02-04 2000-10-17 Saifun Semiconductors Ltd. Method for initiating a retrieval procedure in virtual ground arrays
US6396741B1 (en) * 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6677805B2 (en) 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6975536B2 (en) * 2002-01-31 2005-12-13 Saifun Semiconductors Ltd. Mass storage array and methods for operation thereof
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
US7221591B1 (en) * 2002-05-06 2007-05-22 Samsung Electronics Co., Ltd. Fabricating bi-directional nonvolatile memory cells
US6747896B2 (en) 2002-05-06 2004-06-08 Multi Level Memory Technology Bi-directional floating gate nonvolatile memory
US6914820B1 (en) 2002-05-06 2005-07-05 Multi Level Memory Technology Erasing storage nodes in a bi-directional nonvolatile memory cell
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) * 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) * 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6954393B2 (en) * 2003-09-16 2005-10-11 Saifun Semiconductors Ltd. Reading array cell with matched reference cell
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
WO2005094178A2 (en) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7366025B2 (en) * 2004-06-10 2008-04-29 Saifun Semiconductors Ltd. Reduced power programming of non-volatile cells
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
JP4864306B2 (ja) * 2004-09-27 2012-02-01 富士通セミコンダクター株式会社 半導体装置およびその試験方法
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7257025B2 (en) 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US20070255889A1 (en) * 2006-03-22 2007-11-01 Yoav Yogev Non-volatile memory device and method of operating the device
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7508724B2 (en) * 2006-11-30 2009-03-24 Mosaid Technologies Incorporated Circuit and method for testing multi-device systems
US7977959B2 (en) * 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US7590001B2 (en) 2007-12-18 2009-09-15 Saifun Semiconductors Ltd. Flash memory with optimized write sector spares
JP6050163B2 (ja) * 2013-03-22 2016-12-21 浅川　敏和 テコを利用した果汁の絞り器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
JPS63241791A (ja) * 1987-03-27 1988-10-07 Matsushita Electric Ind Co Ltd 半導体記憶装置
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
JPS6476599A (en) * 1987-09-18 1989-03-22 Nec Corp Semiconductor memory inspecting system
JPH0290744A (ja) * 1988-09-27 1990-03-30 Toshiba Corp 通信システム自己診断装置
JPH04168699A (ja) * 1990-10-31 1992-06-16 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
JPH07161200A (ja) 1995-06-23
KR0155180B1 (ko) 1998-12-01
US5521870A (en) 1996-05-28
JP3076185B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
KR950020755A (ko) 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
US4914379A (en) Semiconductor integrated circuit and method of testing same
KR880003247A (ko) 반도체 집적회로장치
KR100448706B1 (ko) 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법
KR880014475A (ko) 반도체 집적회로장치
KR900005472A (ko) 검사 버퍼/레지스터
JPH0481147B2 (ko)
US4752729A (en) Test circuit for VSLI integrated circuits
JPS59105571A (ja) デイジタル電子回路
KR880009381A (ko) 반도체 집적회로장치
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
TW360791B (en) Memory array test circuit and method
DE69831918D1 (de) Speicherschaltung mit DMA Prüfung und sein Prüfverfahren
KR880003248A (ko) 반도체 집적회로장치
US4913557A (en) Intergrated logic circuit having testing function circuit formed integrally therewith
US5425035A (en) Enhanced data analyzer for use in bist circuitry
US6317851B1 (en) Memory test circuit and a semiconductor integrated circuit into which the memory test circuit is incorporated
KR900014902A (ko) 고속 집적 회로 테스팅을 위한 방법 및 장치
DE69030209D1 (de) Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen
KR100937995B1 (ko) 반도체 메모리장치 및 이의 테스트방법
KR970022355A (ko) 집적 회로내의 입출력 장치
JPH04148258A (ja) バス線試験方法および該方法を実施する装置
KR0121942B1 (ko) 바운더리 스캔의 2직렬 시프트 레지스터
KR0121940B1 (ko) 바운더리 스캔의 2출력 데이타 출력회로
KR100188003B1 (ko) 집적회로 검사방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 17

EXPY Expiration of term