KR950015653A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR950015653A
KR950015653A KR1019940029869A KR19940029869A KR950015653A KR 950015653 A KR950015653 A KR 950015653A KR 1019940029869 A KR1019940029869 A KR 1019940029869A KR 19940029869 A KR19940029869 A KR 19940029869A KR 950015653 A KR950015653 A KR 950015653A
Authority
KR
South Korea
Prior art keywords
region
conductive
conductive type
insulating film
film
Prior art date
Application number
KR1019940029869A
Other languages
English (en)
Other versions
KR0147445B1 (ko
Inventor
가즈나리 이시마루
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950015653A publication Critical patent/KR950015653A/ko
Application granted granted Critical
Publication of KR0147445B1 publication Critical patent/KR0147445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은, 다결정 실리콘에서의 기판중으로의 불순물의 확산에 의해 PNP 및 NPN트랜지스터의 에미터영역을 형성하여 이루어지는 바이폴라 트랜지스터에 있어서, 미세화에 따른 특성의 오차나 열화를 감소시킬 수 있도록 하는 것을 가장 주요한 특징으로 한다.
예컨대, PNP 및 NPN트랜지스터의 에미터 구멍(21)이 개구된 층간절연막(20)의 위에 B도핑 다결정 실리콘막(22)을 퇴적한다. 또한, 이 막(22)의 위에 층간절연막(23)을 퇴적함과 함께 NPN트랜지스터영역상의 절연막(23)을 제거한다. 그리고, 고농도의 P분위기중에서의 열처리에 의해 NPN트랜지스터영역상의 막(22)을 P도핑 다결정 실리콘막으로 치환한다. 또한, 이 때의 열처리로 PNP 및 NPN트랜지스터의 각 베이스영역(18,19) 위에 각각 에미터 확산영역(24,25)을 형성하는 구성으로 이루어져 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 바이폴라 트랜지스터의 제조방법을 설명하기 위해 도시한 제1단면도.
제2도는 마찬가지로, 바이폴라 트랜지스터의 제조방법을 설명하기 위해 도시한 제2단면도.
제3도는 본 발명 다른 실시예에 따른 BiCMOS집적회로의 요부를 도시한 단면도.

Claims (5)

  1. 반도체기판상에 제1절연막을 형성하는 공정과, 이 제1절연막의 일부를 선택적으로 제거해서 적어도 제1, 제2개구를 형성하는 공정, 이 개구가 형성된 상기 제1절연막상에 제1도전형의 불순물을 포함하는 도전체막을 형성하는 공정, 이 도전체막상에 제2절연막을 형성하는 공정, 이 제2절연막을 선택적으로 제거해서 상기 제1, 제2개구의 한쪽에 대응하여 형성된 상기 도전체막을 노출시키는 공정, 이 도전체막의 노출된 부분을 제2도전형의 불순물의 확산에 의해 제2도전형으로 치환하는 공정 및, 이 도전체막의 상기 제1도전형의 불순물 및 제2도전형의 불순물을 상기 절연막에서 형성된 제1, 제2개구에서 각각 확산시켜 상기 반도체기판의 표면영역에 제1도전형의 반도체영역과 제2도전형의 반도체영역을 동시에 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 도전체막의 노출된 부분을 제2도전형으로 치환하는 공정 및 상기 반도체기판의 표면영역에 제1도전형의 반도체영역과 제2도전형의 반도체영역을 동시에 형성하는 공정이 연속하는 하나의 공정으로서 수행되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 연속하는 하나의 공정은 제2도전형의 불순물이 다량으로 존재하는 분위기중에서 열처리를 행하는 것에 의해 상기 도전체막의 노출된 부분에 제2도전형의 불순물을 확산시키고, 다시 그 제2도전형의 불순물을 상기 제1절연막에 형성된 제1, 제2개구의 한쪽에서 상기 반도체기판의 표면영역에 확산시키는 기상확산을 행하는 것인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제2항에 있어서, 상기 연속하는 하나의 공정은 제2도전형의 불순물을 다량으로 포함한 도전체막을 퇴적시켜 열처리를 수행하는 것에 의해 상기 도전체막의 노출된 부분에 제2도전형의 불순물을 확산시키고, 다시 그 제2도전형의 불순물을 상기 제1절연막에 형성된 제1, 제2개구의 한쪽에서 상기 반도체기판의 표면영역에 확산시키는 고상확산을 수행하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1도전형의 반도체기판의 제1소자영역에 제1도전형의 콜렉터영역 및 제2소자영역에 제2도전형의 콜렉터영역을 선택적으로 형성하는 공정과, 상기 반도체기판상의 상기 제1도전형의 콜렉터영역이 형성된 상기 제1소자영역에 제2도전형의 베이스영역 및 상기 제2도전형의 콜렉터영역이 형성된 상기 제2소자영역에 제1도전형의 배이스영역을 가각 형성하는 공정, 상기 반도체기판상에 제1절연막을 형성하는 공정, 이 제1절연막의 상기 제1소자영역에 형성되는 제1도전형의 에미터영역 및 제2소자영역에 형성되는 제2도전형의 에미터영역의 각각이 대응하는 부위에 에미터 콘택트용의 개구를 선택적으로 형성하는 공정, 이 개구가 형성된 상기 제1절연막상에 제1도전형의 불순물을 포함한 도전체막을 형성하는 공정, 이 도전체막상에 제2절연막을 형성하는공정, 이 제2절연막을 선택적으로 제거해서 상기 제2도전형의 에미터영역이 형성되는 제2소자영역에 대응하여 형성된 상기 도전체막을 노출시키는 공정 및, 이 도전체막의 일부가 노출된 상태로 제2도전형의 불순물 확산과 열처리를 수행하는 것에 의해 상기 노출된 부분의 도전체막에 포함된 제1도전형의 불순물을 제2도전형의 불순물에 의해 치환하고, 이 치환된 상기 제2도전형의 불순물을 상기 제1절연막에 형성된 개구를 매개로 상기 반도체기판의 표면영역에 확산시키는 것에 의해 상기 제2소자영역에 제2도전형의 에미터영역을 형성함과 동시에 상기 노출되어 있지않은 부분의 도전체막에 포함되는 제1도전형의 불순물을 상기 제1절연막에 형성된 개구를 매개로 상기 반도체기판의 표면영역에 확산시키는 것에 의해 상기 제1소자영역에 제1도전형의 에미터영역을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029869A 1993-11-15 1994-11-15 반도체장치의 제조방법 KR0147445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-284781 1993-11-15
JP5284781A JPH07142419A (ja) 1993-11-15 1993-11-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR950015653A true KR950015653A (ko) 1995-06-17
KR0147445B1 KR0147445B1 (ko) 1998-11-02

Family

ID=17682938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029869A KR0147445B1 (ko) 1993-11-15 1994-11-15 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US5496744A (ko)
JP (1) JPH07142419A (ko)
KR (1) KR0147445B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
US5614422A (en) * 1995-03-17 1997-03-25 Harris Corporation Process for doping two levels of a double poly bipolar transistor after formation of second poly layer
JPH10501660A (ja) * 1995-03-28 1998-02-10 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＢｉＣＭＯＳ回路を有する半導体デバイスの製造方法
EP0812470B1 (en) * 1995-12-28 2003-03-19 Koninklijke Philips Electronics N.V. A method of manufacturing a self-aligned vertical bipolar transistor on an soi
US5681763A (en) * 1995-12-29 1997-10-28 Lucent Technologies Inc. Method for making bipolar transistors having indium doped base
KR100249168B1 (ko) * 1997-04-09 2000-03-15 김영환 반도체소자 제조방법
US6362065B1 (en) * 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
JP5105830B2 (ja) * 2006-11-07 2012-12-26 新日本無線株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
JPS5821820A (ja) * 1981-07-31 1983-02-08 Nec Corp 半導体装置の製造方法
US4546536A (en) * 1983-08-04 1985-10-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
JPS6365671A (ja) * 1986-09-05 1988-03-24 Nec Corp 半導体装置の製造方法
JPH0226032A (ja) * 1988-07-14 1990-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5236851A (en) * 1988-07-14 1993-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
JP3024143B2 (ja) * 1989-06-19 2000-03-21 ソニー株式会社 半導体装置の製法
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
JPH04150017A (ja) * 1990-10-12 1992-05-22 Toshiba Corp 半導体装置の製造方法
KR100292851B1 (ko) * 1991-09-27 2001-09-17 스콧 티. 마이쿠엔 높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법

Also Published As

Publication number Publication date
US5496744A (en) 1996-03-05
KR0147445B1 (ko) 1998-11-02
JPH07142419A (ja) 1995-06-02

Similar Documents

Publication Publication Date Title
JPS62588B2 (ko)
GB2198285A (en) Bipolar transistor
KR970008573A (ko) 반도체 장치의 접속구조 및 그 제조방법
US3432920A (en) Semiconductor devices and methods of making them
US6043552A (en) Semiconductor device and method of manufacturing the semiconductor device
JPH01166560A (ja) ペデスタル構造を有する相補型半導体装置の製造方法
KR950015653A (ko) 반도체장치의 제조방법
KR960026747A (ko) 반도체 집적회로장치의 제조방법
KR950010109A (ko) 고속 바이폴라 트랜지스터의 제조방법
US6638816B2 (en) Integrated circuit device with MIM capacitance circuit and method of manufacturing the same
JPH07114210B2 (ja) 半導体装置の製造方法
JPH0831841A (ja) 半導体装置及びその製造方法
US4772567A (en) Method of producing a semiconductor integrated circuit BI-MOS device
KR930020561A (ko) 반도체 집적 회로 장치의 제조방법
US4509250A (en) Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor
KR910003834A (ko) 반도체장치의 제조방법
KR950002011A (ko) Bi-CMOS 집적 회로 장치의 제조 방법
JPH04127574A (ja) 縦型絶縁ゲート電界効果トランジスタ
US3959810A (en) Method for manufacturing a semiconductor device and the same
KR100264210B1 (ko) 반도체장치의 활성영역 분리방법
KR100206579B1 (ko) 집적 주입 논리(i l) 소자 및 그 제조 방법
JPH0382041A (ja) 半導体集積回路の製造方法
JPS5929458A (ja) 半導体装置
GB2068168A (en) Bipolar transistor
JPH08102450A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee