KR950015552A - 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 - Google Patents
다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 Download PDFInfo
- Publication number
- KR950015552A KR950015552A KR1019940029962A KR19940029962A KR950015552A KR 950015552 A KR950015552 A KR 950015552A KR 1019940029962 A KR1019940029962 A KR 1019940029962A KR 19940029962 A KR19940029962 A KR 19940029962A KR 950015552 A KR950015552 A KR 950015552A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- check pattern
- pattern
- photoresist check
- pattern structure
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract 10
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 집적회로 장치 내의 포토레지스트 체크 패턴 구조는 패턴 테스트 영역과 포토레지스트 체크 패턴을 갖는다. 패턴 테스트 영역은 반도체 장치를 제조하기 위한 각각이 처리 단계중에 발달되는 표면 스탭에 의한 다수개의 스텝영역을 갖는다. 표면스텝은 평면형상에서 한쪽이 오목한 형상으로 형성된다. 포토레지스트 체크 패턴은 패턴테스트 영역에서 하나 이상의 표면 스텝을 가로질러 계속해서 신장되고 실질적으로 편평한 레지스트 표면을 갖는다. 포토레지스트 체크 패턴은 기판상에서 반도체 회로 요소를 위한 디자인 룰에 의한 치수보다 더 엄격한 치수로 형성되는 패턴을 포함한다. 이것으로써, 각각의 배선층에 대응하는 포토레지스트 막의 노광/현상이 유지되는 원하는 정확도로 수행되었는지의 여부를 쉽게 체크 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명에 의한 포토레지스트 체크 패턴 구조의 실시예에 대한 상면약도.
제9도는 본 발명에 의한 포토레지스트 체크 패턴 구조의 실시예에 대하여 제8도의 9X-9X' 선을 취한 단면약도.
Claims (6)
- 다수의 불순물 확산영역을 내부에 포함하는 반도체 기판과, 상기 반도체 기판의 표면에 절연막을 통하여 층상으로 형성되고 상기 반도체기판의 표면으로부터 복수의 높이를 갖는 다수의 전도성 배선층을 갖는 반도체 집적회로의 포토레지스트 체크 패턴 구조에 있어서, 상기 반도체 장치를 제조하기 위한 각 공정중에 발달되는 표면 스텝에 대응하여 복수의 스텝영역을 갖고 상기 표면 스텝은 평면형상에서 한쪽이 오목하게 형성되는 패턴 테스트 영역 및, 포토레지스트 체크 패턴은 상기 패턴 테스트 영역에서 연속하여 하나이상의 상기 표면 스탭을 가로지르고 거의 편평한 레지스트 표면을 갖는 포토레지스트 체크 패턴으로 이루어지는 것을 특징으로 하는 포토 레지스트 체크 패턴 구조.
- 제1항에 있어서, 평면형상에서 한쪽이 오목한 형상으로 생긴 평면을 갖는 하지층을 상기 포토레지스트 체크 패턴아래에서 포함하는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제l항에 있어서, 다수개의 포토레지스트 체크 패턴이 상기 표면스텝의 한쪽이 오목한 영역을 가로질러 신장되는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제3항에 있어서, 상기 포토레지스트 체크 패턴은 반도체 기판상에서 반도체 회로 요소를 위한 디자인 룰에 의한 치수보다 더욱 엄격한 치수에서 형성되는 패턴을 포함하는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제1항에 있어서, 다수개의 포토레지스트 체크 패턴이 노광 표면의 사방 각 코너에 배설한 것을 특징으로 하는 포토레지스트 체크 패턴 구조.
- 제1항에 있어서, 상기 포토레지스트 체크 패턴하에서, 평면 표면이 한쪽이 오목한 형상으로 하지층으로서 게이트 전극을 포함하는 것을 특징으로 하는 포토레지스트 체크 패턴 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5308579A JP2658841B2 (ja) | 1993-11-16 | 1993-11-16 | フォトレジストチェックパターン |
JP93-308579 | 1993-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950015552A true KR950015552A (ko) | 1995-06-17 |
KR0148617B1 KR0148617B1 (ko) | 1998-12-01 |
Family
ID=17982733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940029962A KR0148617B1 (ko) | 1993-11-16 | 1994-11-15 | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5981114A (ko) |
JP (1) | JP2658841B2 (ko) |
KR (1) | KR0148617B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040175525A1 (en) * | 2002-02-28 | 2004-09-09 | Scimed Life Systems, Inc. | Catheter incorporating an improved polymer shaft |
JP4511220B2 (ja) * | 2004-03-10 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 断面形状検査用パターン及び半導体装置 |
JP6278978B2 (ja) * | 2013-01-23 | 2018-02-14 | シーエスエムシー テクノロジーズ エフエイビー2 カンパニー リミテッド | スクライビングスロットのストリップ幅を検査するための構造及び方法 |
CN112614915B (zh) * | 2020-12-29 | 2022-03-08 | 江苏宜兴德融科技有限公司 | 太阳能电池测试方法和太阳能电池测试中间结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56137632A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Pattern forming |
US4679942A (en) * | 1984-02-24 | 1987-07-14 | Nippon Kogaku K. K. | Method of aligning a semiconductor substrate and a photomask |
JPH0652701B2 (ja) * | 1985-10-01 | 1994-07-06 | 沖電気工業株式会社 | 回路パタ−ニング判定方法 |
US4806457A (en) * | 1986-04-10 | 1989-02-21 | Nec Corporation | Method of manufacturing integrated circuit semiconductor device |
US4704027A (en) * | 1986-06-19 | 1987-11-03 | Compact Spindle Bearing Corporation | Dark field alignment and alignment mark systems |
-
1993
- 1993-11-16 JP JP5308579A patent/JP2658841B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-15 KR KR1019940029962A patent/KR0148617B1/ko not_active IP Right Cessation
-
1996
- 1996-12-30 US US08/773,615 patent/US5981114A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07142368A (ja) | 1995-06-02 |
KR0148617B1 (ko) | 1998-12-01 |
JP2658841B2 (ja) | 1997-09-30 |
US5981114A (en) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006957A (ko) | 중첩 오차 측정 패턴을 형성하는 단계를 포함하는 반도체 장치 제조 방법 | |
KR980005659A (ko) | 반도체 장치 및 그 제조방법 | |
KR970077744A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
KR960036009A (ko) | 반도체장치 및 그 제조방법 | |
KR950010067A (ko) | 반도체장치 및 그 제조방법 | |
CN108459463A (zh) | 一种光罩及其制备方法 | |
US20010021548A1 (en) | Alignment mark set and method of measuring alignment accuracy | |
KR950015552A (ko) | 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴 | |
US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
KR920010354A (ko) | 반도체 패턴의 반복노광에 의한 집적회로 제조방법 | |
KR930006832A (ko) | 다층 금속 상호 접속부를 갖는 반도체 장치 | |
KR910019194A (ko) | 반도체장치 및 그 제조방법 | |
KR970077536A (ko) | 반도체 집적회로장치의 제조방법 | |
JPH0480936A (ja) | 半導体装置 | |
KR930007752B1 (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
KR920005338A (ko) | 반도체장치 제조방법 | |
KR980005323A (ko) | 반도체 소자의 스티칭(Stitching) 공정방법 | |
KR970024188A (ko) | 반도체 소자의 워드선 제조방법 | |
KR960019486A (ko) | 반도체소자의 콘택 마스크 제조방법 | |
KR970048978A (ko) | 반도체 메모리 소자 제조시 감광층 패턴을 정확하게 형성하기 위한 포토마스크 | |
KR0145772B1 (ko) | 고집적반도체소자의 얼라인먼트키이 배열방법 | |
KR960006096A (ko) | 반도체 장치 및 그의 제조방법 | |
KR20010063832A (ko) | 반도체장치의 제조방법 | |
KR970063418A (ko) | 반도체 소자 제조용 레티클 | |
KR920003493A (ko) | 다수의 반도체 칩으로 구성되는 반도체집적회로장치 및 그 반도체 칩 사이의 배선의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130503 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140502 Year of fee payment: 17 |
|
EXPY | Expiration of term |