JPH0652701B2 - 回路パタ−ニング判定方法 - Google Patents
回路パタ−ニング判定方法Info
- Publication number
- JPH0652701B2 JPH0652701B2 JP60216144A JP21614485A JPH0652701B2 JP H0652701 B2 JPH0652701 B2 JP H0652701B2 JP 60216144 A JP60216144 A JP 60216144A JP 21614485 A JP21614485 A JP 21614485A JP H0652701 B2 JPH0652701 B2 JP H0652701B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- resist pattern
- patterning
- determination method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ウエハ上に形成された微細なパターンからな
る回路パターニングの判定方法に関するものである。
る回路パターニングの判定方法に関するものである。
（従来の技術） 半導体装置を製造する際、フォトリソ工程を必要とする
が、このフォトリソ工程は、特公昭59-181534号公報あ
るいは特公昭59-134831号公報にある様にレジストによ
るパターンを形成し、このパターンをマスクとして下地
を加工するものである。それ故、このレジストパターン
に断切れや、解像不良箇所等の欠陥箇所があると下地パ
ターンの加工も不良となる。この様な不良を発見するた
めに、このレジストパターン等の検査が行なわれ、不良
を発見した場合には、フォトリソ工程のやり直し等を行
なったり、不足分の再仕かかりを行なう等の対策が取ら
れることになる。
が、このフォトリソ工程は、特公昭59-181534号公報あ
るいは特公昭59-134831号公報にある様にレジストによ
るパターンを形成し、このパターンをマスクとして下地
を加工するものである。それ故、このレジストパターン
に断切れや、解像不良箇所等の欠陥箇所があると下地パ
ターンの加工も不良となる。この様な不良を発見するた
めに、このレジストパターン等の検査が行なわれ、不良
を発見した場合には、フォトリソ工程のやり直し等を行
なったり、不足分の再仕かかりを行なう等の対策が取ら
れることになる。
この様なパターン欠陥のうち露光量の設定の誤差等によ
るものは第３図に示す様に、各半導体装置毎に分割され
るべき各半導体チップの集合体（通常数百〜数千個たる
ウエハ３１上の全チップのパターンに影響するのでこの
回路パターニングの判定は重要である。
るものは第３図に示す様に、各半導体装置毎に分割され
るべき各半導体チップの集合体（通常数百〜数千個たる
ウエハ３１上の全チップのパターンに影響するのでこの
回路パターニングの判定は重要である。
そのため、半導体チップ上を顕微鏡等を用いて全面にわ
たって走査し、回路パターニングを判定していた。
たって走査し、回路パターニングを判定していた。
（発明が解決しようとする問題点） しかしながら、この様な回路パターニングの判定方法で
は、顕微鏡の視野内にチップの全体が入りきらず、半導
体チップを動かして走査することにより、不良パターン
を探さなければならず、パターニングを判定するには非
常な労力を要する。視野内にチップの全体が入ったとし
ても、パターン欠陥は通常発生していず、発生している
場合でも回路パターン毎に不定の位置に発生するにもか
かわらず、これをみのがさず発見するのは、やはり非常
な労力を要する。この様な労力を要するため、回路パタ
ーニングの判定を短時間で行なうのは困難であった。
は、顕微鏡の視野内にチップの全体が入りきらず、半導
体チップを動かして走査することにより、不良パターン
を探さなければならず、パターニングを判定するには非
常な労力を要する。視野内にチップの全体が入ったとし
ても、パターン欠陥は通常発生していず、発生している
場合でも回路パターン毎に不定の位置に発生するにもか
かわらず、これをみのがさず発見するのは、やはり非常
な労力を要する。この様な労力を要するため、回路パタ
ーニングの判定を短時間で行なうのは困難であった。
（問題点を解決するための手段） 本発明は、回路パターンの欠陥が、ウエハの段差上で発
生しやすいことに鑑み、ウエハ上に回路パターニング判
定領域を設け、ここに段差パターンを形成し、この段差
パターンを横切る様にレジストパターンを形成してモニ
タとし、ここのレジストパターンを検査するものであ
る。
生しやすいことに鑑み、ウエハ上に回路パターニング判
定領域を設け、ここに段差パターンを形成し、この段差
パターンを横切る様にレジストパターンを形成してモニ
タとし、ここのレジストパターンを検査するものであ
る。
（作用） 本発明は、ウエハ上の所定の領域に回路パターニング判
定領域として段差上にこれを横切るレジストパターンを
形成するので、ここで欠陥が発生しやすくなり、これを
モニタとして用いるので回路パターニングの判定が容易
となる。
定領域として段差上にこれを横切るレジストパターンを
形成するので、ここで欠陥が発生しやすくなり、これを
モニタとして用いるので回路パターニングの判定が容易
となる。
（実施例） 以下本発明の一実施例をメモリ用半導体装置を例として
説明する。第１図は、第３図に示すウエハにおける一の
半導体チップ３２上のパターニング判定領域１にパター
ニング判定用のメモリセルを形成し、配線パターンのパ
ターニング判定を行なう場合の拡大図であり、(a)は平
面図、(b)はそのＡ１−Ａ２断面図である。
説明する。第１図は、第３図に示すウエハにおける一の
半導体チップ３２上のパターニング判定領域１にパター
ニング判定用のメモリセルを形成し、配線パターンのパ
ターニング判定を行なう場合の拡大図であり、(a)は平
面図、(b)はそのＡ１−Ａ２断面図である。
まず、パターニング判定領域１にメモリセルの段差を形
成する。この中にはパターン欠陥が最も発生しやすい段
差が含まれている。(b)に示す様に、ウエハ２上にゲー
ト酸化層３及びフィールド酸化層４が形成され、この上
にゲート酸化層２が形成されたポリシリコン層５が形成
され、この上に層間絶縁層として PSG 層が６が形成さ
れ、更にその上に配線層となるＡｌ層７が形成され、そ
の上にレジスト層８が形成されている。
成する。この中にはパターン欠陥が最も発生しやすい段
差が含まれている。(b)に示す様に、ウエハ２上にゲー
ト酸化層３及びフィールド酸化層４が形成され、この上
にゲート酸化層２が形成されたポリシリコン層５が形成
され、この上に層間絶縁層として PSG 層が６が形成さ
れ、更にその上に配線層となるＡｌ層７が形成され、そ
の上にレジスト層８が形成されている。
半導体装置の配線層を形成する工程で、パターニング判
定領域１も露光し、レジスト層８をパターニングする。
定領域１も露光し、レジスト層８をパターニングする。
パターニング判定領域１のレジスト層８のパターンは、
(a)に示す様に、複数の段差上を横切るとともにパター
ンの幅、ピッチの異なる縞状に形成すると良い。特に、
このレジストパターンには、メモリ用半導体装置の配線
パターン中で最もパターン形成の困難な部分を含む様に
する。例えば、２μｍの間隔で２μｍ線幅の配線を行な
うのがこの半導体装置にとって最も微細パターンである
場合このパターン９をパターニング判定領域１上に形成
する。又、パターニング判定用にパターン９より微細な
パターン１０をいくつか形成しておくと、微細パターン
の限界が判定できるので更によい。この様に微細なパタ
ーンが段差上を横切る様に形成したので段差上でパター
ン欠陥が発生しやすくなり、判定がしやすくなる。
(a)に示す様に、複数の段差上を横切るとともにパター
ンの幅、ピッチの異なる縞状に形成すると良い。特に、
このレジストパターンには、メモリ用半導体装置の配線
パターン中で最もパターン形成の困難な部分を含む様に
する。例えば、２μｍの間隔で２μｍ線幅の配線を行な
うのがこの半導体装置にとって最も微細パターンである
場合このパターン９をパターニング判定領域１上に形成
する。又、パターニング判定用にパターン９より微細な
パターン１０をいくつか形成しておくと、微細パターン
の限界が判定できるので更によい。この様に微細なパタ
ーンが段差上を横切る様に形成したので段差上でパター
ン欠陥が発生しやすくなり、判定がしやすくなる。
このパターニング判定領域１を検査した際、第１図(b)
の様にパターンがくずれている場合は、不良であるので
フォトリソ工程のやり直し等の対策をとる必要がある。
の様にパターンがくずれている場合は、不良であるので
フォトリソ工程のやり直し等の対策をとる必要がある。
又、第２図の他の実施例平面図で示す様に、パターニン
グ判定領域に設けるレジストパターンは、所定のピッチ
ずつスペースが狭くなる様に形成しても良い。この様な
パターンは、フォトリソの状態判定に好ましい。露光の
際のフォーカスを変化させて露光したいくつかの状態
と、露光時間を変化させて露光したいくつかの状態をあ
らかじめ調べておき、これと比較することにより、今回
検査した半導体装置がフォーカス設定ミスであるか、露
光時間の設定ミスであるか、又、それがどの程度ずれて
いるのかが判定できる様になるのである。この判定のた
めのパターンの具体例を示せば以下の様になる。
グ判定領域に設けるレジストパターンは、所定のピッチ
ずつスペースが狭くなる様に形成しても良い。この様な
パターンは、フォトリソの状態判定に好ましい。露光の
際のフォーカスを変化させて露光したいくつかの状態
と、露光時間を変化させて露光したいくつかの状態をあ
らかじめ調べておき、これと比較することにより、今回
検査した半導体装置がフォーカス設定ミスであるか、露
光時間の設定ミスであるか、又、それがどの程度ずれて
いるのかが判定できる様になるのである。この判定のた
めのパターンの具体例を示せば以下の様になる。
最小解像度が0.6μｍの縮小投影露光装置の場合を例と
すると、２μｍの線幅のパターン１１を、パターン間の
距離（スペース）として0.8μｍが最小となる様に、0.5
μｍずつのステップでスペースを狭くなる様に形成す
る。このステップはその時のレジストの種類、露光装置
により0.5μｍに限らず、１μｍまでの間のいずれか好
ましいものをとれば良い。
すると、２μｍの線幅のパターン１１を、パターン間の
距離（スペース）として0.8μｍが最小となる様に、0.5
μｍずつのステップでスペースを狭くなる様に形成す
る。このステップはその時のレジストの種類、露光装置
により0.5μｍに限らず、１μｍまでの間のいずれか好
ましいものをとれば良い。
尚、パターニング判定領域を第３図に示す半導体チップ
３２上に形成するスペースがない場合は、ウエハー上の
スキップパターン用のチップ３３内に設けても良い。
３２上に形成するスペースがない場合は、ウエハー上の
スキップパターン用のチップ３３内に設けても良い。
又、第２の実施例の変形例として、スペースを変化させ
る変わりにレジストの線幅を変えていっても良い。ここ
において、スペースの線幅を変えるか、レジストパター
ンの線幅を変えるかの選択は、用いるレジストがポジレ
ジストであるか、ネガレジストであるかによって決め
る。又、半導体装置の一つのレジストパターンが、隣り
合う他のレジストパターンと十分なスペースがあるかど
うかを考慮して決めると良い。
る変わりにレジストの線幅を変えていっても良い。ここ
において、スペースの線幅を変えるか、レジストパター
ンの線幅を変えるかの選択は、用いるレジストがポジレ
ジストであるか、ネガレジストであるかによって決め
る。又、半導体装置の一つのレジストパターンが、隣り
合う他のレジストパターンと十分なスペースがあるかど
うかを考慮して決めると良い。
（発明の効果） 以上説明した様に本発明は、あらかじめ設定された段差
のあるパターニング判定領域に当該工程におけるレジス
トパターンを形成するので、以下の様な効果が得られ
る。
のあるパターニング判定領域に当該工程におけるレジス
トパターンを形成するので、以下の様な効果が得られ
る。
パターニング判定領域のみを検査するだけでもパタ
ーニングの判定ができるので、検査に要する時間を短縮
することができる。
ーニングの判定ができるので、検査に要する時間を短縮
することができる。
あらかじめ調べておいたパターニング判定領域の状
態と検査対象のパターニング判定領域を比較することに
より、フォーカスの判定あるいは露光時間の判定ができ
る様になり、より適切な対策を行なうことができる様に
なる。
態と検査対象のパターニング判定領域を比較することに
より、フォーカスの判定あるいは露光時間の判定ができ
る様になり、より適切な対策を行なうことができる様に
なる。
第１図は本発明の一実施例を説明するための図で、(a)
は平面図、(b)は断面図、第２図は本発明における他の
レジストパターンの平面図、第３図はウェハの平面図で
ある。１ ……パターニング判定領域、２……ウエハ、３……ゲ
ート酸化層、４……フィールド酸化層、５……ポリシリ
コン層、６……PSG 層、７……Ａｌ層、８……レジスト
層、９〜１１……レジストパターン。
は平面図、(b)は断面図、第２図は本発明における他の
レジストパターンの平面図、第３図はウェハの平面図で
ある。１ ……パターニング判定領域、２……ウエハ、３……ゲ
ート酸化層、４……フィールド酸化層、５……ポリシリ
コン層、６……PSG 層、７……Ａｌ層、８……レジスト
層、９〜１１……レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西室 直 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 桑原 孝之 宮崎県宮崎郡清武町大字木原727番地 宮 崎沖電気株式会社内 (56)参考文献 特開 昭56−146234（ＪＰ，Ａ) 特開 昭57−41637（ＪＰ，Ａ) 特開 昭54−53864（ＪＰ，Ａ)
Claims (6)
- 【請求項１】(a) ウエハ上にパターニング判定領域を
設け、ここに各製造工程で形成される段差のうち少なく
ともレジストパターンの不良が起きやすい段差を形成す
るステップと、 (b) 前記段差を横切る様にレジストパターンを形成す
るステップと、 (c) 前記判定領域上のレジストパターンを検査するス
テップとを含む回路パターニング判定方法。 - 【請求項２】前記レジストパターンは前記段差上を複数
横切る様に形成する特許請求の範囲第１項記載の回路パ
ターニング判定方法。 - 【請求項３】前記段差上を複数横切るレジストパターン
は前記段差上を横切る場所によって、太さが異なる様に
形成する特許請求の範囲第２項記載の回路パターニング
判定方法。 - 【請求項４】前記段差上を複数横切るレジストパターン
は前記段差上を横切る場所によってスペースが異なる様
に形成する特許請求の範囲第２項記載の回路パターニン
グ判定方法。 - 【請求項５】前記段差上を横切る場所によって太さが異
なるレジストパターンは規則的なステップをもって太さ
が異なる様に形成する特許請求の範囲第３項記載の回路
パターニング判定方法。 - 【請求項６】前記段差上を横切る場所によってスペース
が異なるレジストパターンは規則的なステップをもって
スペースが異なる様に形成する特許請求の範囲第４項記
載の回路パターニング判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216144A JPH0652701B2 (ja) | 1985-10-01 | 1985-10-01 | 回路パタ−ニング判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216144A JPH0652701B2 (ja) | 1985-10-01 | 1985-10-01 | 回路パタ−ニング判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6278818A JPS6278818A (ja) | 1987-04-11 |
| JPH0652701B2 true JPH0652701B2 (ja) | 1994-07-06 |
Family
ID=16683962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216144A Expired - Fee Related JPH0652701B2 (ja) | 1985-10-01 | 1985-10-01 | 回路パタ−ニング判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652701B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658841B2 (ja) * | 1993-11-16 | 1997-09-30 | 日本電気株式会社 | フォトレジストチェックパターン |
-
1985
- 1985-10-01 JP JP60216144A patent/JPH0652701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6278818A (ja) | 1987-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282422B2 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US20060105476A1 (en) | Photoresist pattern, method of fabricating the same, and method of assuring the quality thereof | |
| JP2943770B2 (ja) | 工程マージンテスト用フォトマスクとこれを利用した工程マージンテスト方法 | |
| DE112004000395T5 (de) | Halbleiterwafer mit nichtrechteckig geformten Chips | |
| KR0145646B1 (ko) | 측정 마크 패턴을 사용하는 반도체 장치의 제조방법 | |
| JPH0750664B2 (ja) | レチクルの検査方法 | |
| JP2003303763A (ja) | 画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法 | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
| JPH0652701B2 (ja) | 回路パタ−ニング判定方法 | |
| JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
| US6741733B1 (en) | Drawing pattern verifying method | |
| JP2658841B2 (ja) | フォトレジストチェックパターン | |
| JP2726411B2 (ja) | パターン描画方法 | |
| US20240096813A1 (en) | Alignment-overlay mark and method using the same | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| KR100424391B1 (ko) | 반도체 제조 공정에 있어서 얼라인 측정 방법 | |
| JP2007335459A (ja) | 半導体ウエハ、半導体装置、及び半導体装置の製造方法 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| KR100232236B1 (ko) | 정렬도 측정용 오버레이 패턴 형성방법 | |
| KR100283483B1 (ko) | 중첩도 측정용 타겟 제조 방법 | |
| CN118068657A (zh) | 衡量光刻图形圆整度的方法 | |
| KR20010057335A (ko) | 테스트 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |