KR950007060A - 게이트어레이 lsi - Google Patents
게이트어레이 lsi Download PDFInfo
- Publication number
- KR950007060A KR950007060A KR1019940019818A KR19940019818A KR950007060A KR 950007060 A KR950007060 A KR 950007060A KR 1019940019818 A KR1019940019818 A KR 1019940019818A KR 19940019818 A KR19940019818 A KR 19940019818A KR 950007060 A KR950007060 A KR 950007060A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- power
- gate array
- signal wiring
- array lsi
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000009792 diffusion process Methods 0.000 claims 6
- 238000000034 method Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 기판상에 매트릭스 모양으로 배치된 복수의 기본셀을 신호배선(7) 또는 제1전원배선(5)등과 상호 접속하여 구성한 기능블록을 가지는 게이트어레이 LSI에 있어서, 제1전원배선(5)를 정렬 배치된 복수의 기본셀상에 배치하고, 또한, 기본셀상에 있어서 신호배선(7)를 끼우도록 분할하여 배치하는 것으로, 마크로셀의 배선효율을 좋게한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본원 발명의 게이트어레이 LSI의 기본셀을 표시하는 평면도,
제2도는 제1도에 표시하는 기본셀을 매트릭스 모양으로 배치한 게이트 어레이 LSI의 레이아웃패턴을 표시하는 평면도.
Claims (9)
- 반도체 기판상에 배치된 기본셀을 신호배선 및 제1의 전위를 공급하는 제1전원배선과를 접속하므로서 소정의 기능블록을 구성하는 게이트어레이 LSI에 있어서, 상기 신호배선은 상기 기본셀상에 배치하고, 상기 제1전위 배선은 상기 신호배선에 끼우도록 적어도 2가닥으로 분할하여 배치하고 있는 것을 특징으로 하는 게이트어레이 LSI.
- 제1항에 있어서, 상기 신호배선과 분할된 2가닥의 상기 제1전원배선이라함은 각각 등간격으로 떨어진 위치에 대량 병행하여 배치하는 것을 특징으로 하는 게이트어레이 LSI.
- 제2항에 있어서, 상기 신호배선과 분할된 제1전원배선과의 간격은 그 신호배선 혹은 그 제1전원배선의 배선폭보다 작게한 것을 특징으로 하는 게이트어레이 LSI.
- 제1항에 있어서, 상기 기본셀은, 제1도전형의 제1확산영역을 가지며, 상기 신호배선은 그 제1확산영역의 중앙부상에 배치하고, 상기 제1전원배선은 그 신호배선에 근거하여 선대칭이 되도록 분할하여 배치한 것을 특징으로 하는 게이트어레이 LSI.
- 반도체 기판상에 매트릭스상에 배치된 복수의 기본셀을 신호배선 및 제1의 전위를 공급하는 제1전원배선과를 접속하므로서 소정의 기능블록을 구성하는 게이트어레이 LSI에 있어서, 상기 신호배선은 소정의 방향에 정렬 배치된 복수의 상기 기본셀상에 배치하고, 상기 제1전원배선을 끼우는듯이 적어도 2가닥으로 분할하여 배치하고 있는 것을 특징으로 하는 게이트어레이 LSI.
- 제5항에 있어서, 상기 신호배선은 분할된 2가닥의 상기 제1전원배선과는 각각 등간격으로 떨어진 위치에 대략 병행하여 배치하는 것을 특징으로 하는 게이트어레이 LSI.
- 제6항에 있어서, 상기 신호배선과 분할된 제1전원배선과의 간격은 그 신호배선 혹은 그 제1전원배선의 배선폭보다 작게한 것을 특징으로 하는 게이트어레이 LSI.
- 제5항에 있어서, 상기 기본셀은, 제1도전형의 제1확산영역을 가진 제1의 기본셀과, 제2도전형의 제2확산영역을 가진 제2의 기본셀과를 가지는 동시에, 상기 제1전원배선과는 틀리는 전위를 공급하는 제2전원배선을 가지며, 상기 신호배선은 그 제1확산영역의 중앙부상에 배치하고, 상기 제1전원배선은, 그 신호배선에 근거해서 선대칭이 되도록 분할하여 배치하고, 상기 제2전원배선은 상기 제2확산영역의 중앙부상에 배치한 것을 특징으로 하는 게이트어레이 LSI.
- 제8항에 있어서, 상기 2가닥의 제1전원배선과 상기 제2전원배선과를 교호로 배치한 것을 특징으로 하는 게이트어레이 LSI.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-201566 | 1993-08-13 | ||
JP5201566A JPH0758301A (ja) | 1993-08-13 | 1993-08-13 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950007060A true KR950007060A (ko) | 1995-03-21 |
KR100303222B1 KR100303222B1 (ko) | 2001-12-01 |
Family
ID=16443187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940019818A KR100303222B1 (ko) | 1993-08-13 | 1994-08-11 | 게이트어레이lsi |
Country Status (5)
Country | Link |
---|---|
US (1) | US5506428A (ko) |
EP (2) | EP0827207B1 (ko) |
JP (1) | JPH0758301A (ko) |
KR (1) | KR100303222B1 (ko) |
DE (2) | DE69428649T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024122918A1 (ko) * | 2022-12-08 | 2024-06-13 | 엘지전자 주식회사 | 거품을 줄이는 방법 및 세탁기 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0782187B1 (en) * | 1995-12-29 | 2000-06-28 | STMicroelectronics S.r.l. | A library of standard cells for the design of integrated circuits |
JP3178427B2 (ja) * | 1998-08-18 | 2001-06-18 | 日本電気株式会社 | 半導体記憶装置 |
JP2003092355A (ja) | 2001-09-19 | 2003-03-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2006100718A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
KR100843220B1 (ko) * | 2006-12-19 | 2008-07-02 | 삼성전자주식회사 | 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판 |
FR2968128B1 (fr) | 2010-11-26 | 2013-01-04 | St Microelectronics Sa | Cellule precaracterisee pour circuit intégré |
US8816403B2 (en) * | 2011-09-21 | 2014-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Efficient semiconductor device cell layout utilizing underlying local connective features |
KR20220124767A (ko) | 2021-02-05 | 2022-09-14 | 창신 메모리 테크놀로지즈 아이엔씨 | 표준 셀 레이아웃 템플릿 및 반도체 구조물 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
JPS61230359A (ja) * | 1985-04-05 | 1986-10-14 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
JPH07105445B2 (ja) * | 1988-08-15 | 1995-11-13 | 株式会社東芝 | 集積回路の配線構造 |
JPH0369163A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | 半導体集積回路装置 |
JPH03177066A (ja) * | 1989-12-06 | 1991-08-01 | Nissan Motor Co Ltd | 半導体集積回路装置 |
JPH0677403A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその設計方法 |
-
1993
- 1993-08-13 JP JP5201566A patent/JPH0758301A/ja active Pending
-
1994
- 1994-07-27 US US08/281,457 patent/US5506428A/en not_active Expired - Lifetime
- 1994-08-04 EP EP97118479A patent/EP0827207B1/en not_active Expired - Lifetime
- 1994-08-04 DE DE69428649T patent/DE69428649T2/de not_active Expired - Fee Related
- 1994-08-04 DE DE69432270T patent/DE69432270T2/de not_active Expired - Fee Related
- 1994-08-04 EP EP94305794A patent/EP0638936B1/en not_active Expired - Lifetime
- 1994-08-11 KR KR1019940019818A patent/KR100303222B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024122918A1 (ko) * | 2022-12-08 | 2024-06-13 | 엘지전자 주식회사 | 거품을 줄이는 방법 및 세탁기 |
Also Published As
Publication number | Publication date |
---|---|
EP0638936A1 (en) | 1995-02-15 |
KR100303222B1 (ko) | 2001-12-01 |
DE69428649T2 (de) | 2002-06-20 |
EP0827207A3 (en) | 1998-03-11 |
US5506428A (en) | 1996-04-09 |
JPH0758301A (ja) | 1995-03-03 |
EP0638936B1 (en) | 2001-10-17 |
DE69432270D1 (de) | 2003-04-17 |
DE69428649D1 (de) | 2001-11-22 |
EP0827207A2 (en) | 1998-03-04 |
DE69432270T2 (de) | 2003-12-04 |
EP0827207B1 (en) | 2003-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840005920A (ko) | 반도체 집적회로 장치 | |
KR920702779A (ko) | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 | |
KR900019121A (ko) | 마스터 슬래이브 플립플롭 회로의 마스터와 슬래이브셀 형성용 마크로셀을 갖는 게이트 어레이 장치 | |
KR860003659A (ko) | 반도체집적회로장치 | |
JPH0358540B2 (ko) | ||
KR900005443A (ko) | 전원선들의 향상된 배열을 갖는 반도체 집적회로 장치 | |
KR920020714A (ko) | 반도체집적회로장치 | |
KR940027181A (ko) | 반도체집합기판 및 반도체장치 | |
KR950007060A (ko) | 게이트어레이 lsi | |
KR950002050A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR870008316A (ko) | 반도체 기억장치 | |
KR900004014A (ko) | 게이트 어레이 | |
KR100568015B1 (ko) | 반도체 집적 회로 | |
KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
NL194182C (nl) | Randloze moederschijf-halfgeleiderinrichting. | |
KR890016667A (ko) | 반도체 집적회로장치 및 마스터 슬라이스 방법을 이용한 반도체 집적회로장치의 제조방법 | |
KR910010715A (ko) | 반도체 메모리 | |
KR960025798A (ko) | 반도체메모리소자의 메모리셀어레이의 배열방법 | |
KR920015375A (ko) | 반도체 기억 장치 | |
JPS63304642A (ja) | スタンダ−ドセル方式の集積回路 | |
KR920702555A (ko) | 반도체 장치 | |
CA1116307A (en) | Semi-conductor structures | |
KR850000795A (ko) | 반도체 집적회로 | |
KR970053989A (ko) | 반도체 메모리장치 | |
JPH01205547A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040624 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |