KR950006613A - 중앙처리장치와 주변장치간의 버스이양장치 - Google Patents
중앙처리장치와 주변장치간의 버스이양장치 Download PDFInfo
- Publication number
- KR950006613A KR950006613A KR1019940017013A KR19940017013A KR950006613A KR 950006613 A KR950006613 A KR 950006613A KR 1019940017013 A KR1019940017013 A KR 1019940017013A KR 19940017013 A KR19940017013 A KR 19940017013A KR 950006613 A KR950006613 A KR 950006613A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- bus
- gate
- bus permission
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 계열이 다른 소자로 구성된 회로에서도 주변장치가 버스관할자(Bus master)가 될 수 있도록함과 아울러 CPU가 이미 명령수형중일때도 적절한 버스 이용권을 콘크롤 하도록 한 CPU와 주변장치간의 버스이양장치에 관한 것이다.
이러한 본 고안은 각각의 주변장치에서 출력된 버스요구신호 및 중앙처리장치에서 출력된 버스허가신호, 어드레스 스트로브신호 및 클럭펄스에 버스허가신호를 발생하는 다수개의 버스허가 신호 발생기를 포함하는 버스허가 신호 발생수단과, 상기 버스허가신호 발생수 단내의 다수개의 버스허가 신호 발생기로부터 각각 발생된 버스허가신호를 우선순위에 따라 처리하여 버스허가신호를 출력하는 버스허가신호처리수단과, 상기 버스허가신호처리수단에서 출력된 버스허가신호에 따라 버스허가인식신호를 발생하는 다수개의 버스허가인식신호발생기를 포함하는 버스허가인식신호 발생수단으로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 중앙처리장치와 주변장치간의 버스이양장치 구성도,
제3도는 제2도의 버스허가신호 발생부 제1실시예도,
제4도는 제2도의 버스허가 신호 발생부 제2실시예도.
Claims (3)
- 각각의 주변장치에 출력된 버스요구신호 및 중앙처리장치에서 출력된 버스허가신호, 어드레스 스트로브신호 및 클럭펄스에 따라 버스허가신호를 발생하는 다수개의 버스허가 신호 발생기를 포함하는 버스허가신호 발생 수단과, 상기 버스허가신호를 발생수단내의 다수개의 버스허가 신호 발생기로부터 각각 발생된 버스허가신호를 우선순위에 따라 처리하여 버스허가신호를 출력하는 버스허가신호 처리수단과, 상기 버스허가신호 처리수단에서 출력된 버스허가신호에 따라 버스허가인식신호를 발생하는 다수개의 버스허가인식신호 발생기를 포함하는 버스 허가인식신호 발생수단으로 구성됨을 특징으로 한 중앙처리장치와 주변장치간의 버스이양장치.
- 제1항에 있어서, 상기 버스허가신호 발생수단은 하나의 버스허가신호 발생기가 상기 중앙처리장치에서 출력된 버스허가신호를 위상반전시키는 제1인버터와, 상기 제1인버터에서 출력된 신호와 상기 중앙처리장치에서 출력된 어드레스 스트로브신호를 부정논리곱사는 제1낸드게이트와, 상기 제1낸드게이트의 출력과 주변장치에서 출력된 버스요구신호를 논리합하는 오아게이트와, 상기 주변장치로 출력되는 버스허가신호를 위상반전시키는 제2인버터와, 상기 제2인버터게이트의 출력신호와 상기 제1낸드게이트의 출력값을 부정논리 곱하는 제2낸드게이트와, 상기 제2낸드게이트의 출력과 상기오아게이트의 출력을 부정논리 곱하는데 제3낸드게이트와, 외부에서 입력된 글로펄스에 따라 상기 제3낸드게이트의 출력을 소정시간 지연시켜 버스허가 신호로 출력하는 D플립플롭으로 구성된 것을 특징으로 하는 중앙처리장치와 주변장치간의 버스이양장치.
- 제1항에 있어서, 상기 버스허가 신호 발생수단은 하나의 버스허가신호 발생기가 상기 중앙처리장치에서 발생된 어드레스 스트로브 신호와, 제1인버터 게이트에 위상 전반된 버스허가신호와를 논리곱하는게 제1앤드게이트와, 상기 주변장치로부터 발생된 버스요구신호와 제2인버터게이트에 의해 위상 반전된 상기 제1앤드게이트의 출력신호와를 논리합하는 오아게이트와 상기 제2인버터게이트의 출력신호와, D플립플롭의 출력신호와는 논리곱하는 제2앤드게이트와, 상기 오아게이트의 출력신호와 제3인버터 게이트를 통해 위상반전된 상기 제2앤드게이트의 출력신호와를 논리곱하는 제3앤드게이트와 상기 중앙처리장치에서 출력된 클럭펄스가 상승에지일 때, 제4인버터 게이트를 통해 위상반전된 상기 제3앤드게이트의 출력신호를 출력값으로 출력하는 D플립플롭과, 상기 중앙처리장치로부터 발생된 제1 내지 제3가능신호를 논리곱하는 제4앤드게이트와, 상기 D플립플롭의 출력신호와 제5인버터 게이트를 통한 상기 제4앤드게이트의 출력신호와를 논리곱하는 제5앤드게이트와, 상기 제5앤드게이트의 출력신호를 위상반전시켜 버스허가신호를 출력하는 제6인버터 게이트로 구성된 것을 특징으로 하는 중앙처리장치와 주변장치간의 버스이양장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93-15050 | 1993-08-03 | ||
| KR930015050 | 1993-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950006613A true KR950006613A (ko) | 1995-03-21 |
| KR960016406B1 KR960016406B1 (ko) | 1996-12-11 |
Family
ID=19360721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017013A KR960016406B1 (ko) | 1993-08-03 | 1994-07-14 | 중앙처리장치와 주변장치간의 버스이양장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960016406B1 (ko) |
-
1994
- 1994-07-14 KR KR1019940017013A patent/KR960016406B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960016406B1 (ko) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010529A (ko) | 시프트 레지스터 장치 | |
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| US4853847A (en) | Data processor with wait control allowing high speed access | |
| KR900003722A (ko) | 타이머 장치 | |
| KR960003102A (ko) | 고속 동기 논리 데이타 래치 장치 | |
| KR870002697A (ko) | 다이나믹형 반도체 기억장치용 클럭신호 발생회로 | |
| KR950006613A (ko) | 중앙처리장치와 주변장치간의 버스이양장치 | |
| KR910010327A (ko) | Dma 검증 동작을 하는 플로피 디스크 제어기 | |
| KR0137522B1 (ko) | 가변 지연소자를 가진 펄스 발생기 | |
| KR900000607B1 (ko) | Dmac 채널요구 분할회로 | |
| KR0174500B1 (ko) | 반도체 칩의 클럭 제어회로 | |
| KR970007624A (ko) | 소프트웨어 제어에 의한 인터럽트 선택회로 | |
| KR930018352A (ko) | 시스템 콘트롤라의 클럭 재발생 회로 | |
| KR970000254B1 (ko) | 클럭-더블링 장치 | |
| KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| KR970012702A (ko) | 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치 | |
| KR970027494A (ko) | 클럭의 위상차를 이용한 버스 조정 회로 | |
| KR970029080A (ko) | 반도체 메모리 장치의 가비지 데이터 방지회로 | |
| KR950015997A (ko) | 어드레스 입력버퍼 회로 | |
| KR970051268A (ko) | 반도체 메모리 장치의 내부 클럭 발생 회로 | |
| KR970012740A (ko) | 데이타 출력 구동회로 | |
| KR950020184A (ko) | 멀티프로세서 시스템의 공통메모리 억세스 제어회로 | |
| KR950006606A (ko) | 캐쉬메모리 억세스타임 조정회로 | |
| KR900003748A (ko) | 데이타 처리장치 | |
| KR930010727A (ko) | 컴퓨터 시스템의 dma 어드레스 확장장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091127 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |