KR950006588A - 고속연산형 가산기 - Google Patents
고속연산형 가산기 Download PDFInfo
- Publication number
- KR950006588A KR950006588A KR1019930016984A KR930016984A KR950006588A KR 950006588 A KR950006588 A KR 950006588A KR 1019930016984 A KR1019930016984 A KR 1019930016984A KR 930016984 A KR930016984 A KR 930016984A KR 950006588 A KR950006588 A KR 950006588A
- Authority
- KR
- South Korea
- Prior art keywords
- carry
- adding means
- adder
- bit group
- mantissa
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
본 발명은 고속연산형 가산기에 관한 것으로, 가산될 가수의 복수비트군으로부터 임의로 분할된 제1비트군의 가산을 수행하여 가산결과와 캐리를 출력하는 제1가산수단(50)과, 상기 분할된 가수비트군의 제2비트군에 대해 캐리유무에 대한 연산을 동시에 수행하는 복수의 가산기(51, 52)로 구성된 제2가산수단과 상기 제1가산수단의 캐리에 의해 상기 제2가산수단의 출력을 선택출력하는 멀티플렉서(53), 상기 분할된 비트군의 제3비트군에 대해 캐리유무에 대한 연산을 동시에 수행하는 복수의 가산기(54, 55)로 구성된 제3가산수단과 상기 제2가산수단의 캐리에 따라 상기 제3가산수단의 가산결과치를 선택출력하는 멀티플렉서(56)를 구비하여 구성된 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 고속연산형 가산기를 설명하는 도면.
제5도(a)는 제4도에 도시된 캐리“1”가산기와 캐리“0”가산기의 구성을 나타낸 도면이다.
Claims (4)
- 가산될 가수의 복수비트군으로부터 임의로 분할된 제1비트군의 가산을 수행하여 가산결과와 캐리를 출력하는 제1가산수단(50)과, 상기 분할된 가수비트군의 제2비트군에 대해 캐리유무에 대한 연산을 동시에 수행하는 복수의 가산기(51,52)로 구성된 제2가산수단과 상기 제1가산수단의 캐리에 의해 상기 제2가산수단의 출력을 선택출력하는 멀티플렉서(53), 상기 분할된 비트군의 제3비트군에 대해 캐리유무에 대한 연산을 동시에 수행하는 복수의 가산기(54, 55)로 구성된 제3가산수단과 상기 제2가산수단의 캐리에 따라 상기 제3가산수단의 가산결과치를 선택출력하는 멀티플렉서(56)를 구비하여 구성된 것을 특징으로 하는 고속연산형 가산기.
- 제1항에 있어서, 상기 제2가산수단과 제3가산수단을 이루는 복수의 가산기중 하나는 일단이 하이레벨로 설정되는 캐리“1”가산기(51, 54)와 일단이 로우레벨로 설정된 캐리“0”가산기(52, 55)로 구성되어 할당된 비트열을 동시에 연산하도록 구성된 것을 특징으로 하는 고속연산형 가산기.
- 제2항에 있어서, 상기 캐리“1”가산기는 상기 가산될 가수의 가산치(Ci)를 AND처리하여 캐리(Ci+1)를 얻는 AND게이트(62)로 구성된 것을 특징으로 하는 고속연산형 가산기.
- 제2항에 있어서, 상기 캐리“0”가산기는 가수(Ai), (Bi)의 가산치(Pi)를 얻는 배타화 논리게이트(71)와, 이 배타화 논리게이트(71)의 출력(Pi)를 반전시켜 최종 정상치(Si)를 얻는 인버터(72), 상기 가수(Ai)와 피가수(Bi)를 AND처리하는 AND게이트(73)와, 이 AND게이트(73)에 의한 AND처리결과 (Gi)와 상기 출력(Pi)를 OR처리하여 캐리C(i+1)를 생성하는 OR게이트(74)로 구성된 것을 특징으로 하는 고속연산형 가산기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930016984A KR950015180B1 (ko) | 1993-08-30 | 1993-08-30 | 고속연산형 가산기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930016984A KR950015180B1 (ko) | 1993-08-30 | 1993-08-30 | 고속연산형 가산기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950006588A true KR950006588A (ko) | 1995-03-21 |
KR950015180B1 KR950015180B1 (ko) | 1995-12-23 |
Family
ID=19362265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930016984A KR950015180B1 (ko) | 1993-08-30 | 1993-08-30 | 고속연산형 가산기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950015180B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339245B1 (ko) * | 1998-12-22 | 2002-07-18 | 박종섭 | 가산기 |
-
1993
- 1993-08-30 KR KR1019930016984A patent/KR950015180B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339245B1 (ko) * | 1998-12-22 | 2002-07-18 | 박종섭 | 가산기 |
Also Published As
Publication number | Publication date |
---|---|
KR950015180B1 (ko) | 1995-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508950A (en) | Circuit and method for detecting if a sum of two multibit numbers equals a third multibit constant number prior to availability of the sum | |
GB2172129A (en) | Adder/subtractor | |
US9146707B2 (en) | Generating a fast 3x multiplicand term for radix-8 booth multiplication | |
US5477480A (en) | Carry look ahead addition method and carry look ahead addition device | |
San et al. | Reducing the hardware complexity of a parallel prefix adder | |
EP0227427A2 (en) | Method of and circuit for generating bit-order modified binary signals | |
Yagain et al. | Design of High‐Speed Adders for Efficient Digital Design Blocks | |
JPH0756712A (ja) | 数値計算を実行するプロセスおよびそのプロセスを実現する演算装置 | |
US5027311A (en) | Carry select multiplexer | |
GB1312791A (en) | Arithmetic and logical units | |
US20030120694A1 (en) | Method and apparatus for use in booth-encoded multiplication | |
KR950006588A (ko) | 고속연산형 가산기 | |
US6151616A (en) | Method and circuit for detecting overflow in operand multiplication | |
Furuya | Design methodologies of comparators based on parallel hardware algorithms | |
KR960018871A (ko) | 다치 논리합 연산장치 | |
US5798958A (en) | Zero detect for binary sum | |
Shinde et al. | Impact of VLSI design techniques on implementation of parallel prefix adders | |
JPS58225437A (ja) | キヤリ・ルツク・アヘツド加算器 | |
KR890015511A (ko) | 자기올림 선택가산회로를 갖는 논리 회로 | |
KR100256103B1 (ko) | Cout 신호 발생용 방법 및 장치 | |
KR940007722A (ko) | 고속 마이크로프로세서 브랜치 결정 회로 | |
Ganie et al. | On some new generalized difference sequence space of fuzzy numbers and statistical convergence | |
KR950004223B1 (ko) | 2진 보수 발생기 | |
KR950024082A (ko) | 가산 회로를 사용하는 인공 뉴런 및 이를 사용하는 방법 | |
KR970049455A (ko) | 홀/짝수의 1-비트 가산기 셀을 구비하는 가산기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19991130 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |