KR970049455A - 홀/짝수의 1-비트 가산기 셀을 구비하는 가산기 - Google Patents
홀/짝수의 1-비트 가산기 셀을 구비하는 가산기 Download PDFInfo
- Publication number
- KR970049455A KR970049455A KR1019960060933A KR19960060933A KR970049455A KR 970049455 A KR970049455 A KR 970049455A KR 1019960060933 A KR1019960060933 A KR 1019960060933A KR 19960060933 A KR19960060933 A KR 19960060933A KR 970049455 A KR970049455 A KR 970049455A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- bit
- exclusive
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3876—Alternation of true and inverted stages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
직렬의 1-비트 종속 접속된 가산기 셀로 이루어진 가산기를 포함하는 집적회로가 공개되었다. 가산기 셀을 형성하는 회로는 모두 같은 것은 아니다. 상기 셀은 짝수 가산기 셀과 홀수 가산기 셀의 두 종류로 이루어진다. 짝수 가산기 셀은 비역전된(noninverted)입력으로서 모든 입력을 수신하고, 출력으로서 비역전된 합비트 출력과 캐리-아웃(carry-out)비트의 역을 제공한다. 홀수 셀은 입력으로서 캐리-인 (carry-in)비트의 역을 수신하고, 출력으로서 비역전된 합 비트와 비역전된 캐리-아웃 비트를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 도해적인 실시 예에 따른 n-비트 가산기의 개략도.
Claims (4)
- 각각이 피가산수 비트 입력고, 가수 비트 입력, 및 캐리-인 비트 입력을 수신하고, 캐리-아웃 비트 출력과 상기 입력 비트의 합을 나타내는 합비트 출력을 제공하기 위해 적응되는, 제1의 셀과 제2의 셀을 포함하는 두셀을 적어도 구비하는 가산기를 포함하는 집적회로에 있어서, 상기 제1의 셀은, 입력으로서 가수 비트를 수신하고 출력으로서 상기 가수 비트의 역을 제공하기 위해 적응되는 제1의 인터버(예를 들면,24)와; 입력으로서 피가산수 입력 비트와, 가수 비트, 및 상기 가수 비트의 역을 수신하기 위해 적응되고, 자신의 입력의 배타적 NOR 조합인 출력()을 제공하는 제1의 배타적 NOR 게이트(예를들면 20)와; 입력으로서 상기 제1의 배타적 NOR 게이트(예를들면,20)의 출력()과 상기 제2의 인버터(예를들면,26)의 출력(Pi), 및 캐리-인 비트를 수신하기 위해 적응되고, 이들 입력의 배타적 NOR 조합인 출력()을 제공하는 제2의 배타적 NOR 게이트(예를들면 28)와; 입력으로서 상기 제2의 배타적 NOR 게이트(예를들면, 28)의 출력()을 수신하고 출력(Si)으로서 상기 제2의 배타적 NOR 게이트 출력의 역을 제공하기 위해 적응된 제3의 인버터(예를들면,50);및 제5의 인버터(예를들면,44)로부터의 출력과 같은 가수 입력 비트의 역과 캐리-인 비트를 입력으로서 수신하기 위해 적응되고, 제어 입력으로서 상기 제1의 배타적 NOR 게이트의 출력()과 상기 제2의 인버터(예를들면,26)의 출력(Pi)중 적어도 하나를 수신하며, 상기 제어 입력에 따라 자신의 입력 중 하나를 출력(Ci)으로서 선택하기 위해 적응되는 제1의 멀티플렉서를 구비하는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제1의 멀티플렉서(예를들면,22)의 출력(Ci)을 입력으로서 수신하고 상기 제1의 멀티플렉서의 출력의 역()을 출력으로 제공하는 제4의 인버터(예를들면,32)를 더 포함하는 것을 특징으로 하는 집적회로.
- 각각이 피가산수 비트 입력과,가수 비트 입력, 및 캐리-인 비트 입력을 수신하고, 캐리-아웃 비트출력과 상기 입력 비트의 합을 나타내는 합비트 출력을 제공하기 위해 적응되는, 제1의 셀과 제2의 셀을 포함하는 두개의 셀을 적어도 구비하는 가산기를 포함하는 집적회로에 있어서, 상기 제2의 셀은, 입력으로서 가수비트를 수신하고 출력으로서 가수 비트의 역을 제공하기 위해 적응되는 제5의 인버터(예를들면,44)와; 상기 제2의 배타적 NOR 게이트가 제공한 출력()이 피가산수 입력 비트와, 가수비트, 및 상기 가수 비트의 역의 배타적 NOR 게이트 조합이 되는, 상기 피가산수 입력 비트와, 가수 비트 및 상기 가수 비트의 역을 수신하기 위해 적응된 제3의 배타적 NOR 게이트(예를들면,40)와; 입력으로서 상기 제3의 배타적 NOR게이트(예를들면,40)의 출력()를 수신하고 출력(Pi)으로서 상기 제3의 배타적 NOR 게이트 출력의 역을 제공하기 위해 적응된 제6의 인버터(예를들면,46)와; 상기 제2의 배타적 NOR 게이트가 제공하는 출력()이 상기 제3의 배타적 NOR 게이트(예를들면 40)의 출력()과 상기 제2의 인버터(예를들면,46)의 출력(),및 캐리-인 비트의 배타적 NOR 조합이되는, 상기 제3의 배타적 NOR 게이트(예를 들면 40)의 출력()과 상기 제2의 인버터(예를들면,46)의 출력(), 및 캐리-인 비트를 수신하기 위해 적응된 제4의 배타적 NOR 게이트(예를들면,48)와; 입력으로서 상기 제2의 배타적 NOR 게이트(예를들면,48)의 출력()을 수신하고 상기 제2의 배타적 NOR 게이트 출력의 역을 출력(Si)으로서 수신하기 위해 적응된 제7의 인버터(예를들면,50);및 피가산수입력 비트와 캐리-인 비트를 입력으로서 수신하기 위해 적응되고, 제어 입력으로서 상기 제3의 배타적 NOR게이트의 출력()과 상기 제6의 인버터(예를들면,46)의 출력()의 출력(Pi)중 적어도 하나를 수신하며, 상어 제어 입력에 따라 자신의 입력 중 하나를 출력(Ci)으로서 선택하기 위해 적응되는 제2의 멀티플렉서를 구비하는 것을 특징으로 하는 집적회로.
- 제1항에 있어서, 상기 제2의 멀티플렉서(예를들면, 42)의 출력()을 입력으로서 수신하고 출력으로서 상기 제2의 멀티플렉서의 출력의 역(Cj)을 제공하는 제8의 인버터(예를들면,32)를 더 포함하는 것을 특징으로 하는 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US788595P | 1995-12-01 | 1995-12-01 | |
US007,885 | 1995-12-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970049455A true KR970049455A (ko) | 1997-07-29 |
Family
ID=21728629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960060933A KR970049455A (ko) | 1995-12-01 | 1996-12-02 | 홀/짝수의 1-비트 가산기 셀을 구비하는 가산기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5978826A (ko) |
JP (1) | JPH09185493A (ko) |
KR (1) | KR970049455A (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434364B1 (ko) * | 2000-12-27 | 2004-06-04 | 엘지전자 주식회사 | 직렬 가산기 |
US6765408B2 (en) * | 2002-02-11 | 2004-07-20 | Lattice Semiconductor Corporation | Device and method with generic logic blocks |
CN101140511B (zh) * | 2006-09-05 | 2010-10-13 | 硅谷数模半导体(北京)有限公司 | 串行进位二进制加法器 |
EP2109815A2 (en) * | 2006-12-21 | 2009-10-21 | Technology Properties Limited | Inversion of alternate instruction and/or data bits in a computer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870006158A (ko) * | 1985-12-24 | 1987-07-09 | 원본미기재 | 접착제 조성물 및 동 접착제를 이용한 접착방법 |
US4737926A (en) * | 1986-01-21 | 1988-04-12 | Intel Corporation | Optimally partitioned regenerative carry lookahead adder |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3590230A (en) * | 1969-04-03 | 1971-06-29 | Bell Telephone Labor Inc | Full adder employing exclusive-nor circuitry |
US3712323A (en) * | 1970-09-08 | 1973-01-23 | Bell Telephone Labor Inc | Fluidic half-adder |
US3717755A (en) * | 1971-05-21 | 1973-02-20 | Bell Telephone Labor Inc | Parallel adder using a carry propagation bus |
US3789206A (en) * | 1972-04-04 | 1974-01-29 | Bell Telephone Labor Inc | Threshold logic overflow detector for a three-input adder |
US3906211A (en) * | 1974-05-23 | 1975-09-16 | Bell Telephone Labor Inc | Three-word adder carry propagation |
US3978329A (en) * | 1975-09-12 | 1976-08-31 | Bell Telephone Laboratories, Incorporated | One-bit full adder |
DE3687408D1 (de) * | 1985-09-30 | 1993-02-11 | Siemens Ag | Mehrstelliger carry-ripple-addierer in cmos-technik mit zwei typen von addiererzellen. |
EP0352549B1 (de) * | 1988-07-29 | 1995-06-07 | Siemens Aktiengesellschaft | Carry-select-Addierer |
JPH03175530A (ja) * | 1989-12-04 | 1991-07-30 | Nec Corp | 論理回路 |
EP0478745A4 (en) * | 1990-04-04 | 1993-09-01 | International Business Machines Corporation | High performance interlock collapsing scism alu apparatus |
US5138570A (en) * | 1990-09-20 | 1992-08-11 | At&T Bell Laboratories | Multiplier signed and unsigned overflow flags |
US5272656A (en) * | 1990-09-21 | 1993-12-21 | Cambridge Signal Technologies, Inc. | System and method of producing adaptive FIR digital filter with non-linear frequency resolution |
US5289397A (en) * | 1991-07-22 | 1994-02-22 | Itt Corporation | High-speed modulo exponentiator device |
US5384724A (en) * | 1991-09-05 | 1995-01-24 | Texas Instruments Incorporated | Electronic circuit and method for half adder logic |
US5359569A (en) * | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
US5257218A (en) * | 1992-01-06 | 1993-10-26 | Intel Corporation | Parallel carry and carry propagation generator apparatus for use with carry-look-ahead adders |
US5276635A (en) * | 1992-02-04 | 1994-01-04 | Motorola, Inc. | Method and apparatus for performing carry look-ahead addition in a data processor |
US5251164A (en) * | 1992-05-22 | 1993-10-05 | S-Mos Systems, Inc. | Low-power area-efficient absolute value arithmetic unit |
US5270955A (en) * | 1992-07-31 | 1993-12-14 | Texas Instruments Incorporated | Method of detecting arithmetic or logical computation result |
US5278783A (en) * | 1992-10-30 | 1994-01-11 | Digital Equipment Corporation | Fast area-efficient multi-bit binary adder with low fan-out signals |
US5337269A (en) * | 1993-03-05 | 1994-08-09 | Cyrix Corporation | Carry skip adder with independent carry-in and carry skip paths |
KR0137969Y1 (ko) * | 1993-03-26 | 1999-04-01 | 문정환 | 캐리전달회로 |
-
1996
- 1996-11-26 US US08/755,846 patent/US5978826A/en not_active Expired - Lifetime
- 1996-11-29 JP JP8319054A patent/JPH09185493A/ja active Pending
- 1996-12-02 KR KR1019960060933A patent/KR970049455A/ko not_active Application Discontinuation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870006158A (ko) * | 1985-12-24 | 1987-07-09 | 원본미기재 | 접착제 조성물 및 동 접착제를 이용한 접착방법 |
US4737926A (en) * | 1986-01-21 | 1988-04-12 | Intel Corporation | Optimally partitioned regenerative carry lookahead adder |
Also Published As
Publication number | Publication date |
---|---|
JPH09185493A (ja) | 1997-07-15 |
US5978826A (en) | 1999-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Abu-Khater et al. | Circuit techniques for CMOS low-power high-performance multipliers | |
EP0328063A2 (en) | Absolute value calculating circuit having a single adder | |
EP0209308B1 (en) | Circuitry for complementing binary numbers | |
Efstathiou et al. | New high-speed multioutput carry look-ahead adders | |
US9146707B2 (en) | Generating a fast 3x multiplicand term for radix-8 booth multiplication | |
US6362645B2 (en) | Logic circuits and carry-lookahead circuits | |
Yagain et al. | Design of High‐Speed Adders for Efficient Digital Design Blocks | |
US7349938B2 (en) | Arithmetic circuit with balanced logic levels for low-power operation | |
JP4638253B2 (ja) | ブースアルゴリズムを利用した乗算器のエンコーダ | |
US7024445B2 (en) | Method and apparatus for use in booth-encoded multiplication | |
KR970049455A (ko) | 홀/짝수의 1-비트 가산기 셀을 구비하는 가산기 | |
Allipeera et al. | An efficient 64-bit carry select adder with less delay and reduced area application | |
US6055557A (en) | Adder circuit and method therefor | |
JPH09222991A (ja) | 加算方法および加算器 | |
US7277909B2 (en) | High speed adder | |
Gundi | Implementation of 32 bit Brent Kung Adder using complementary pass transistor logic | |
US8392491B2 (en) | Shift calculator | |
Hepzibha et al. | A novel implementation of high speed modified Brent Kung carry select adder | |
CN112350716A (zh) | 一种补码运算方法及装置、补码运算装置的运算方法 | |
Anagha et al. | Power and area efficient carry select adder | |
KR100567643B1 (ko) | 제로 판정 신호 생성 회로 | |
Mounika et al. | 45nm Technology based 8-Bit Data Comparator Architecture for Rank ordering Image Applications | |
EP1769335B1 (en) | Arithmetic circuit with balanced logic levels for low-power operation | |
KR100256103B1 (ko) | Cout 신호 발생용 방법 및 장치 | |
KR970005599B1 (ko) | 디지탈 코릴레이션 값을 얻기 위한 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |