KR950002074Y1 - 정전시 실시간 클럭소자의 오동작 방지회로 - Google Patents

정전시 실시간 클럭소자의 오동작 방지회로 Download PDF

Info

Publication number
KR950002074Y1
KR950002074Y1 KR2019900000877U KR900000877U KR950002074Y1 KR 950002074 Y1 KR950002074 Y1 KR 950002074Y1 KR 2019900000877 U KR2019900000877 U KR 2019900000877U KR 900000877 U KR900000877 U KR 900000877U KR 950002074 Y1 KR950002074 Y1 KR 950002074Y1
Authority
KR
South Korea
Prior art keywords
real
chip select
time clock
power
power supply
Prior art date
Application number
KR2019900000877U
Other languages
English (en)
Other versions
KR910014566U (ko
Inventor
기장서
Original Assignee
금성통신 주식회사
임종염
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신 주식회사, 임종염 filed Critical 금성통신 주식회사
Priority to KR2019900000877U priority Critical patent/KR950002074Y1/ko
Publication of KR910014566U publication Critical patent/KR910014566U/ko
Application granted granted Critical
Publication of KR950002074Y1 publication Critical patent/KR950002074Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

내용 없음.

Description

정전시 실시간 클럭소자의 오동작 방지회로
제1도는 종래 실시간 클럭소자의 배터리 백업회로도.
제2도는 본 고안 정전시 실시간 클럭소자의 오동작방지 회로도.
제3도는 제2도에 따른 각 접점의 칩선택신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 교류/직류변환기 12 : 직류/직류변환기
13 : 전원감지부 14 : 배터리백업회로부
15 : 마이크로프로세서 16 : 칩선택로직
17 : 칩선택신호제어회로부 18 : 실시간 클럭소자
본 고안은 마이컴의 실시간 처리(Real Time Clock)에 관한 것으로 특히, 정전시 실시간 클럭소자의 오동작을 방지하기 위한 정전시 실시간 클럭소자의 오동작 방지회로에 관한 것이다.
종래의 실시간 처리를 위한 실시간 클럭소자의 정전시 오동작 방지를 위한 회로를 첨부된 도면을 참조해 설명하면 다음과 같다.
제1도는 종래 실시간 클럭소자의 배터리 백업회로도로서, 이에 도시한 바와 같이 마이크로프로세서(1)로 부터 어드레스를 받아 칩선택신호를 만드는 칩선택로직(2)과, 그 칩선택로직(2)의 칩선택신호및 상기 마이크로프로세서(1)의 읽기신호와 쓰기신호를 실시간 클럭소자(4)에 전달하는 인터페이스(3)와, 정전시 상기 실시간 클럭소자(4)에 전원전압(VDD)을 공급하기 위해 다이오드(D1), 저항(R1) 및 충전배터리(BT)로 구성된 배터리 백업회로(5)로 구성되었다.
이와같이 구성된 종래회로의 작용 및 문제점을 설명하면 다음과 같다.
시스템 마이크로프로세서(1)의 어드레스제어에 의해 실시간 클럭소자(4)를 선택하는 칩선택로직(2)에서 칩선택신호가 발생되고, 이 칩선택신호는 마이크로프로세서(1)의 읽기신호및 쓰기신호와 함께 인터페이스(3)를 통해 실시간 클럭소자(4)에 전달된다. 정전시에도 실시간 클럭소자를 계속동작시키기 위해 전원전압(VDD)을 공급해야 하는데, 이는 충전배터리(BT)가 다이오드(D1) 및 저항(R1)을 통해 공급하며, 이 배터리(BT) 백업전원은 상기 인터페이스(3)에도 전원을 공급한다.
정전시에는 실시간 클럭소자(4)의 오동작을 방지하기 위해 칩선택신호및 읽기신호와 쓰기신호의 레벨은 모두 고전위상태로 하는데, 이를 위해 인터페이스(3)의 정전단자 (power fail)에는 정상전원공급시 로직 "1" 상태(High), 정전시 로직 "0" 상태(Low)를 유지해야 한다.
그러나 정전시에 배터리 백업회로(5)의 배터리(BT) 전원은 실시간 클럭소자(4) 및 인터페이스(3)를 비롯한 전원전압 5V선에 연결된 모든회로에 배터리(BT)가 전원을 공급하기 때문에 배터리(BT)의 손실이 크며, 정전시 실시간 클럭소자(4)의 오동작을 방지하기 위해서는 로우 인에이블인 칩 선택신호만을 레벨 '하이' 상태로 유지시키는 것으로 충분한데, 종래에는 칩선택신호뿐 아니라 읽기신호, 쓰기신호를 모두 인터페이스(3)를 통해 '하이'로 하기 때문에 배터리(BT)의 효율적 사용을 하지 못했다.
본 고안은 이와같은 종래의 문제점을 해결하여, 배터리의 효율적 사용으로 정전시 실시간 클럭소자에 전원전압을 공급하도록 함과 아울러 칩선택신호만을 바꿔주도록 하여 실시간 클럭소자의 오동작을 방지하도록 한 회로를 안출한 것으로, 이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제2도는 본 고안 정전시 실시간 클럭소자의 오동작 방지회로도로서, 이에 도시한 바와 같이 시스템 전원공급을 위한 교류/직류변환기(11)의 출력(vo)을 제너다이오드(ZD1)를 통해 검출하여 트랜지스터(TR2)을 통해 전원감지결과를 출력하는 전원감지부(13)와, 상기 교류/직류변환기(11)의 출력(Vo)을 시스템에 적당한 레벨로 변환시키는 직류/직류변환기(12)의 출력(Vcc)을 상기 전원감지부(13)의 제어에 따라 피엔피 트랜지스터(TR1)를 통해 실시간 클럭소자(18)에 공급하도록 함과 아울러 충전배터리(BT)에 충전하여 정전시 전원을 공급하기 위한 배터리 백업회로부(14)와 마이크로프로세서(15)의 제어에 따라 칩선택로직(16)에서 발생된 칩선택신호를 트랜지스터(TR3)를 통해 반전시키고, 에미터에 상기 전원감지부(13)의 제어신호를 받는 트랜지스터(TR4)를 통해 다시 반전시켜 상기 실시간 클럭소자(18)에 칩선택신호(CS)를 전달하는 칩선택신호제어회로부(17)로 구성하였다.
이와같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
정상적인 전원공급이 이루어질 경우는 교류/직류변환기(11)의 출력(Vo)이 제너다이오드(ZD1)를 통해 트랜지스터(TR2)를 턴온시키게 된다. 이 전원감지부(13) 트랜지스터(TR2)의 턴온에 의해 배터리 백업회로부(14)의 A접점이 저 전위가 디어 피엔피 트랜지스터(TR1)를 턴온시킨다. 이 피엔피 트랜지스터(TR1)의 턴온에 의해 직류/직류변환기(12)의 출력(Vcc)이 실시간 클럭소자(18)의 전원전압(VDD)으로 공급되며, 마이크로프로세서(15)의 제어에 따라 칩선택로직(16)은 제3도의 (a)에 도시한 파형과 같은 로우 인에이블 인 칩선택신호를 출력하면, 트랜지스터(TR3)에 의해 반전되어 제3도의 (b)에 도시한 파형과 같은 신호를 출력하고, 그 신호는 트랜지스터(TR4)에 의해 다시 반전되어 제3도의 (c)에 도시한 파형과 같은 칩선택신호를 실시간 클럭소자(18)에 공급하게 된다. 이때 트랜지스터(TR4)는 상기 전원감지부(13)의 제어에 의해 A접점이 저전위이므로 트랜지스터(TR3)의 출력에 따라 제어된다. 즉, 칩선택신호는 마이크로프로세서(15)가 제어하게 된다.
또한 정전의 경우는, 시스템 전원공급을 위한 직류/교류변환기(11)의 출력(Vo)이 제너다이오드(ZD1)의 제너전압(VZ)과 트랜지스터(TR2)의 턴온전압(VBEQ2)의 합 보다 낮은 경우(Vo<VZ+VBEQ2)는 트랜지스터(TR2)가 턴온되지 못해 전원감지부(13)의 출력접점(A)의 전위는 고전위상태로 배터리 백업회로부(14)의 피엔피 트랜지스터(TR1)는 오프상태로 배터리(BT)의 전원으로 다이오드(D1) 및 저항(R5)을 통해 칩선택신호제어회로부(17) 및 실시간 클럭소자(18)의 전원전압을 공급하게 된다.
이때 배터리(BT)전원이 저항(R4)을 통해 칩선택신호제어회로부(17)의 트랜지스터(TR4)의 에미터에 인가되기 때문에 그 트랜지스터(TR4)는 오프상태로 칩선택신호는 고 고전위상태를 유지한다.
즉, 실시간 클럭소자(18)는 칩선택신호가 로우 인에이블이므로 정전시 고전위 칩선택신호에 의해 외부의 방해를 받지 않고 칩 자체의 데이타를 유지하며 자체의 동작을 하게 된다.
이상에서 설명한 바와같이 본 고안은 시스템 전원전압이 일정전압이하로 떨어지면 정전시상태로 감지하여 배터리의 전원전압으로 실시간클럭소자의 전원전압을 공급함과 아울러 그의 칩선택신호를 디스인에이블로 유지시켜 외부의 방해없이 실시간 클럭소자가 동작하게 하는 효과와, 배터리 전원이 실시간 클럭소자의 구동전원(VDD)과 칩선택 제어회로부터의 동작 전원만을 공급함으로 배터리의 효율적 사용이 가능한 효과가 있다.

Claims (1)

  1. 시스템 전원전압을 위한 교류/직류 변환기(11)의 출력(Vo)을 직류/직류 변환기(12)를 통해 출력되는 전원전압(Vcc)으로 실시간 클럭소자(18)에 전원전압(VDD)을 공급하고, 마이크로 프로세서(15)의 제어에 따라 칩선택 로직(16)에서 칩선택신호를 발생시키도록 구성한 실시간 클럭소자의 오동작 방지회로에 있어서, 상기 직류/교류변환기(11)의 출력(Vo)을 감지하여 정상시는 저전위, 일정전압 이하가 되면 고전위 제어신호를 출력하는 전원 감지부(13)와 상기 전원 감지부(13)의 제어에 따라 상기 직류/직류 변환기(12)의 출력전원(Vcc) 또는 충전 배터리(BT)의 전원을 출력하는 배터리 백업회로부(14)와, 상기 칩선택로직(16)의 칩선택신호를 실시간 클럭소자(18)에 전달함과 아울러 상기 전원 감지부(13)의 제어에 따라 정전시 디스인에이블 칩선택신호를 출력하는 칩선택신호제어회로부(17)로 구성한 것을 특징으로 하는 정전시 실시간 클럭소자의 오동작 방지회로.
KR2019900000877U 1990-01-25 1990-01-25 정전시 실시간 클럭소자의 오동작 방지회로 KR950002074Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900000877U KR950002074Y1 (ko) 1990-01-25 1990-01-25 정전시 실시간 클럭소자의 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900000877U KR950002074Y1 (ko) 1990-01-25 1990-01-25 정전시 실시간 클럭소자의 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR910014566U KR910014566U (ko) 1991-08-31
KR950002074Y1 true KR950002074Y1 (ko) 1995-03-24

Family

ID=19295530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900000877U KR950002074Y1 (ko) 1990-01-25 1990-01-25 정전시 실시간 클럭소자의 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR950002074Y1 (ko)

Also Published As

Publication number Publication date
KR910014566U (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
KR940010419B1 (ko) 반도체집적회로
EP0440204A2 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
JPH06103748A (ja) Icメモリカードの電源制御回路
US4712196A (en) Data processing apparatus
JP4322810B2 (ja) 集積回路および低電圧検出システム
TW406221B (en) Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus
US6157227A (en) Device for neutralization in an integrated circuit
KR950002074Y1 (ko) 정전시 실시간 클럭소자의 오동작 방지회로
US4692903A (en) Memory loss protection circuit
US4845467A (en) Keyboard having microcomputerized encoder
US6084961A (en) Circuit for monitoring battery voltages of telephone terminal facility, using power detector temporarily activated by ringing or off-hook signal
JPH1078834A (ja) 電源電圧検出回路及びそれを具備したicカード
KR940002608Y1 (ko) 감전압 검출이 가능한 전원공급회로
KR910002599B1 (ko) 원격 검침용 다기능 전 전자식 전력량계의 파워 다운 검출 및 원격 차단 복구회로
JPS6315954Y2 (ko)
JP2655766B2 (ja) 情報カード
KR0122339B1 (ko) 칩마운트 시스템의 메모리 기억장치
JPS63288309A (ja) 電子機器の電源スイッチング制御回路
KR950013663B1 (ko) 메모리 데이타 보호회로
KR910001885Y1 (ko) 전원 인가시 메모리 보호회로
JPH0313784Y2 (ko)
US6898719B2 (en) Microcomputer comprising electric power source without condenser for backup for changing power source level based on power supply stopped or resumed
KR930005745Y1 (ko) 마이콤 오동작시 리셋트 회로
JPS5825451Y2 (ja) 電源電圧監視回路
KR19990009451A (ko) 전압검출기 이용한 파워온리셋장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee