JP2655766B2 - 情報カード - Google Patents
情報カードInfo
- Publication number
- JP2655766B2 JP2655766B2 JP3181992A JP18199291A JP2655766B2 JP 2655766 B2 JP2655766 B2 JP 2655766B2 JP 3181992 A JP3181992 A JP 3181992A JP 18199291 A JP18199291 A JP 18199291A JP 2655766 B2 JP2655766 B2 JP 2655766B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- battery
- memory
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【0001】
【産業上の利用分野】この発明は、揮発性メモリ半導体
素子を内蔵するICカード等の情報カードに関し、特に
情報カードの揮発性メモリ半導体素子に内蔵の電池また
は外部電源からスムーズに電力を供給する情報カードに
関するものである。
素子を内蔵するICカード等の情報カードに関し、特に
情報カードの揮発性メモリ半導体素子に内蔵の電池また
は外部電源からスムーズに電力を供給する情報カードに
関するものである。
【0002】
【従来の技術】図3は、従来の情報カードの一種である
ICカードの回路構成を示すブロック図である。図3に
おいて、1はコネクタ、2および30はダイオード、4
は電圧検知回路、6はスタティックRAM、7は抵抗、
8は電池、9はこのICカードの電源端子、10はスタ
ティックRAM6の電源端子、11は電圧検知回路4の
出力端子、12はアドレス信号線、13はデータ信号
線、14はカードイネーブル信号線、15は読出し制御
信号線、16は書込み制御信号線、17はグランド線、
18はカードイネーブル信号線14のプルアップ抵抗で
ある。
ICカードの回路構成を示すブロック図である。図3に
おいて、1はコネクタ、2および30はダイオード、4
は電圧検知回路、6はスタティックRAM、7は抵抗、
8は電池、9はこのICカードの電源端子、10はスタ
ティックRAM6の電源端子、11は電圧検知回路4の
出力端子、12はアドレス信号線、13はデータ信号
線、14はカードイネーブル信号線、15は読出し制御
信号線、16は書込み制御信号線、17はグランド線、
18はカードイネーブル信号線14のプルアップ抵抗で
ある。
【0003】次に動作について説明する。このICカー
ドは、外部からコネクタ1を介して電源端子9に電圧が
印加されると、電圧検知回路4がその電圧を検出し、そ
の電圧がある一定の電圧以上であれば、その出力端子1
1を“H”レベルとしてスタティックRAM6を動作可
能状態とする。このとき、カードイネーブル信号線14
を“L”レベルとし、読出し制御信号線15を“L”レ
ベル、書込み制御信号線16を“H”レベルとすると、
アドレス信号線12に対応する番地のデータがデータ信
号線13,コネクタ1を介して外部に読出される。ま
た、カードイネーブル信号線14を“L”レベル、読出
し制御信号線15を“H”レベル、書込み制御信号線1
6を“L”レベルとすると、アドレス信号線12に対応
する番地に、コネクタ1,データ信号線13を介して外
部から入力された内容が記憶される。なお、電圧検知回
路4の検知電圧は電池8の電圧よりも高く設定されてお
り、このとき、ダイオード2は順バイアス、ダイオード
30は逆バイアスされているので、スタティックRAM
6には外部から電源端子9を介して電力が供給される。
なお、電圧検知回路4の検知電圧を電池8の電圧よりも
高く設定する理由は、低く設定すると、ダイオード2が
逆バイアス、ダイオード30が順バイアスとなって、ス
タティックRAM6が電池8から電力の供給を受け、電
池8を消耗させるおそれがあるからである。
ドは、外部からコネクタ1を介して電源端子9に電圧が
印加されると、電圧検知回路4がその電圧を検出し、そ
の電圧がある一定の電圧以上であれば、その出力端子1
1を“H”レベルとしてスタティックRAM6を動作可
能状態とする。このとき、カードイネーブル信号線14
を“L”レベルとし、読出し制御信号線15を“L”レ
ベル、書込み制御信号線16を“H”レベルとすると、
アドレス信号線12に対応する番地のデータがデータ信
号線13,コネクタ1を介して外部に読出される。ま
た、カードイネーブル信号線14を“L”レベル、読出
し制御信号線15を“H”レベル、書込み制御信号線1
6を“L”レベルとすると、アドレス信号線12に対応
する番地に、コネクタ1,データ信号線13を介して外
部から入力された内容が記憶される。なお、電圧検知回
路4の検知電圧は電池8の電圧よりも高く設定されてお
り、このとき、ダイオード2は順バイアス、ダイオード
30は逆バイアスされているので、スタティックRAM
6には外部から電源端子9を介して電力が供給される。
なお、電圧検知回路4の検知電圧を電池8の電圧よりも
高く設定する理由は、低く設定すると、ダイオード2が
逆バイアス、ダイオード30が順バイアスとなって、ス
タティックRAM6が電池8から電力の供給を受け、電
池8を消耗させるおそれがあるからである。
【0004】つぎに、ICカードに電圧が印加されない
場合、電圧検知回路4の出力端子11は“L”レベルと
なり、カードイネーブル信号線14のレベルに関係なく
スタティックRAM6を非動作状態とする。このとき、
スタティックRAM6には電池8から電力が供給される
(電池バックアップ状態)。
場合、電圧検知回路4の出力端子11は“L”レベルと
なり、カードイネーブル信号線14のレベルに関係なく
スタティックRAM6を非動作状態とする。このとき、
スタティックRAM6には電池8から電力が供給される
(電池バックアップ状態)。
【0005】
【発明が解決しようとする課題】従来のICカードは、
以上のような構成となっているため、内蔵の電池よりも
低い外部電源の電圧では動作させることができないだけ
でなく、外部電源と電池との電源の切替えがスムーズで
ないという問題点があった。
以上のような構成となっているため、内蔵の電池よりも
低い外部電源の電圧では動作させることができないだけ
でなく、外部電源と電池との電源の切替えがスムーズで
ないという問題点があった。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、電池よりも低い外部電源の電圧
で動作し、外部電源と電池との電源の切替えがスムーズ
な情報カードを提供することにある。
ためになされたもので、電池よりも低い外部電源の電圧
で動作し、外部電源と電池との電源の切替えがスムーズ
な情報カードを提供することにある。
【0007】
【課題を解決するための手段】この発明に係わる情報カ
ードは、個人情報等を記憶するメモリと、外部電源の電
圧値を検出して上記電圧値が所定の大きさ以上のときの
み上記メモリを動作状態に設定する電圧検知回路と、上
記メモリの電源端子にカソードが接続され、外部電源を
上記メモリの電源端子に供給するダイオードと、上記電
源端子に電圧を供給する電池とを備えた情報カードにお
いて、上記メモリ(スタティックRAM6)の電源端子
と電池との間に、上記電圧検知回路4によりメモリが不
動作状態に設定されるときオンとなり上記電圧検知回路
によりメモリが動作状態に設定されるときオフとなるス
イッチング素子(PMOSトランジスタ3)を設け、か
つこのスイッチング素子と並列に接続され、上記スイッ
チング素子がオフとなったときに上記メモリの電源端子
に上記電池の電圧を所定値下降して供給する電圧抑制手
段(電圧抑制回路5)を設けた。
ードは、個人情報等を記憶するメモリと、外部電源の電
圧値を検出して上記電圧値が所定の大きさ以上のときの
み上記メモリを動作状態に設定する電圧検知回路と、上
記メモリの電源端子にカソードが接続され、外部電源を
上記メモリの電源端子に供給するダイオードと、上記電
源端子に電圧を供給する電池とを備えた情報カードにお
いて、上記メモリ(スタティックRAM6)の電源端子
と電池との間に、上記電圧検知回路4によりメモリが不
動作状態に設定されるときオンとなり上記電圧検知回路
によりメモリが動作状態に設定されるときオフとなるス
イッチング素子(PMOSトランジスタ3)を設け、か
つこのスイッチング素子と並列に接続され、上記スイッ
チング素子がオフとなったときに上記メモリの電源端子
に上記電池の電圧を所定値下降して供給する電圧抑制手
段(電圧抑制回路5)を設けた。
【0008】
【作用】この発明における情報カードは、外部電源が接
続されている場合は、電圧検知回路による外部電源の電
圧の検出によりメモリが動作状態となり、主に外部電源
からメモリに電力が供給される。外部電源が接続されな
いと、電圧検知回路によってメモリが不動作状態とな
り、スイッチング素子がオンされて、電池からメモリに
電力が供給される。外部電源から電池への電源の切替え
時に、電池からメモリに所定値下降して電力を供給す
る。したがって、外部電源による外部印加電圧が電池と
比較して低い場合においても、電力源としての外部電源
が選択される。また、外部電源から内部電源へ切替わる
際の、スイッチ素子のオフの期間においても、電池から
情報カード内に内蔵されるメモリに電力が供給される。
続されている場合は、電圧検知回路による外部電源の電
圧の検出によりメモリが動作状態となり、主に外部電源
からメモリに電力が供給される。外部電源が接続されな
いと、電圧検知回路によってメモリが不動作状態とな
り、スイッチング素子がオンされて、電池からメモリに
電力が供給される。外部電源から電池への電源の切替え
時に、電池からメモリに所定値下降して電力を供給す
る。したがって、外部電源による外部印加電圧が電池と
比較して低い場合においても、電力源としての外部電源
が選択される。また、外部電源から内部電源へ切替わる
際の、スイッチ素子のオフの期間においても、電池から
情報カード内に内蔵されるメモリに電力が供給される。
【0009】
【実施例】図1はこの発明の一実施例を示す情報カード
の一種のICカードの回路構成を示すブロック図であ
る。1はコネクタ、2はダイオード、3はスイッチング
素子としてのPMOSトランジスタ、4は電圧検知回
路、5は電圧抑制手段としての電圧抑制回路であって1
9から22の4つのダイオードにより構成されている。
6はメモリとしてのスタティックRAM(揮発性メモリ
半導体素子)、7は抵抗、8は電池、9はICカードの
電源端子、10はスタティックRAM6の電源端子、1
1は電圧検知回路4の出力端子、12はアドレス信号
線、13はデータ信号線、14はカードイネーブル信号
線、15は読出し制御信号線、16は書込み制御信号
線、17はグランド線、18はカードイネーブル信号線
14のプルアップ抵抗である。
の一種のICカードの回路構成を示すブロック図であ
る。1はコネクタ、2はダイオード、3はスイッチング
素子としてのPMOSトランジスタ、4は電圧検知回
路、5は電圧抑制手段としての電圧抑制回路であって1
9から22の4つのダイオードにより構成されている。
6はメモリとしてのスタティックRAM(揮発性メモリ
半導体素子)、7は抵抗、8は電池、9はICカードの
電源端子、10はスタティックRAM6の電源端子、1
1は電圧検知回路4の出力端子、12はアドレス信号
線、13はデータ信号線、14はカードイネーブル信号
線、15は読出し制御信号線、16は書込み制御信号
線、17はグランド線、18はカードイネーブル信号線
14のプルアップ抵抗である。
【0010】PMOSトランジスタ3および電圧抑制回
路5を除く部分(プロック)については、機能が従来の
ものと同じであるため、詳細な構成の説明は省略する。
PMOSトランジスタ3は、電圧抑制回路5と並列に接
続され、そのゲートは、外部電源の電圧を検出して、そ
の電圧値が所定の大きさ以上になるとスタティックRA
M6を動作状態にする電圧検知回路4と接続されてい
る。上記の所定の電圧よりも小さいときは、電圧検知回
路4によってスタティックRAM6が非動作状態とな
り、PMOSトランジスタ3がオンとなる。PMOSト
ランジスタ3は、電池8からの抵抗7を介した電力をス
タティックRAM6に供給する。
路5を除く部分(プロック)については、機能が従来の
ものと同じであるため、詳細な構成の説明は省略する。
PMOSトランジスタ3は、電圧抑制回路5と並列に接
続され、そのゲートは、外部電源の電圧を検出して、そ
の電圧値が所定の大きさ以上になるとスタティックRA
M6を動作状態にする電圧検知回路4と接続されてい
る。上記の所定の電圧よりも小さいときは、電圧検知回
路4によってスタティックRAM6が非動作状態とな
り、PMOSトランジスタ3がオンとなる。PMOSト
ランジスタ3は、電池8からの抵抗7を介した電力をス
タティックRAM6に供給する。
【0011】電圧抑制回路5は、ダイオード19〜22
が同じ向きに直列に接続されており、ダイオード19の
カソードがダイオード2のカソード,スタティックRA
M6およびPMOSトランジスタが接続された電源端子
10に接続されている。ダイオード19〜22は、電池
8からの抵抗7を介した電源電圧を、所定値(例えば
1.2V)電圧を降下させて、スタティックRAM6に
電圧を供給する。電圧抑制回路5によって降下した電圧
値に比べてダイオード2によって降下した電圧値のほう
が高い場合は、外部電源からスタティックRAMに電力
が供給される。また、電圧抑制回路5によって降下した
電圧値に比べてダイオード2によって降下した電圧値の
ほうが低い場合は、電池8からスタティックRAM6に
電力が供給される。
が同じ向きに直列に接続されており、ダイオード19の
カソードがダイオード2のカソード,スタティックRA
M6およびPMOSトランジスタが接続された電源端子
10に接続されている。ダイオード19〜22は、電池
8からの抵抗7を介した電源電圧を、所定値(例えば
1.2V)電圧を降下させて、スタティックRAM6に
電圧を供給する。電圧抑制回路5によって降下した電圧
値に比べてダイオード2によって降下した電圧値のほう
が高い場合は、外部電源からスタティックRAMに電力
が供給される。また、電圧抑制回路5によって降下した
電圧値に比べてダイオード2によって降下した電圧値の
ほうが低い場合は、電池8からスタティックRAM6に
電力が供給される。
【0012】図2は図1の実施例によるICカードの電
源切替え時の波形を示す図である。
源切替え時の波形を示す図である。
【0013】次にこの実施例の動作について説明する。
このICカードの電源端子9の定常状態における動作は
従来のICカードとほぼ同様であって、コネクタ1を介
して外部から電源端子9に電圧が印加されると、電圧検
知回路4がその電圧を検出し、ある所定の検知電圧(例
えば3.2V)以上であれば、その出力端子11を
“H”レベルとしスタティックRAM6を動作可能状態
とする。このとき、カードイネーブル信号線14を
“L”レベルとし、読出し制御信号線15を“L”レベ
ル、書込み制御信号線16を“H”レベルとすると、ア
ドレス信号線12に対応する番地のデータがデータ信号
線13,コネクタ1を介して外部に読出される。また、
カードイネーブル信号線14を“L”レベル、読出し制
御信号線15を“H”レベル、書込み制御信号線16を
“L”レベルとすると、アドレス信号線12に対応する
番地にコネクタ1,データ信号線13を介して入力され
たデータが記憶される。
このICカードの電源端子9の定常状態における動作は
従来のICカードとほぼ同様であって、コネクタ1を介
して外部から電源端子9に電圧が印加されると、電圧検
知回路4がその電圧を検出し、ある所定の検知電圧(例
えば3.2V)以上であれば、その出力端子11を
“H”レベルとしスタティックRAM6を動作可能状態
とする。このとき、カードイネーブル信号線14を
“L”レベルとし、読出し制御信号線15を“L”レベ
ル、書込み制御信号線16を“H”レベルとすると、ア
ドレス信号線12に対応する番地のデータがデータ信号
線13,コネクタ1を介して外部に読出される。また、
カードイネーブル信号線14を“L”レベル、読出し制
御信号線15を“H”レベル、書込み制御信号線16を
“L”レベルとすると、アドレス信号線12に対応する
番地にコネクタ1,データ信号線13を介して入力され
たデータが記憶される。
【0014】電源端子9の電圧(外部電源から供給され
た電圧)が電池8の電圧よりも低い場合は、例えばダイ
オード1個あたりの順方向の電圧降下を0.3Vとする
と、ダイオード2による電圧降下は0.3V、ダイオー
ド19〜22の電圧抑制回路による電圧降下は1.2V
となる。したがって、電源端子9の電圧を3.2V、電
池の電圧を3.3Vとすると、ダイオード2のカソード
側では0.3V電圧降下して2.9V、電圧抑制回路5
のダイオード19のカソード側では1.2V電圧降下し
て2.1Vとなる。
た電圧)が電池8の電圧よりも低い場合は、例えばダイ
オード1個あたりの順方向の電圧降下を0.3Vとする
と、ダイオード2による電圧降下は0.3V、ダイオー
ド19〜22の電圧抑制回路による電圧降下は1.2V
となる。したがって、電源端子9の電圧を3.2V、電
池の電圧を3.3Vとすると、ダイオード2のカソード
側では0.3V電圧降下して2.9V、電圧抑制回路5
のダイオード19のカソード側では1.2V電圧降下し
て2.1Vとなる。
【0015】この結果、外部電源の電圧が電池8の電圧
よりも低い状態においても、スタティックRAM6の電
源端子10の電圧は2.9Vとなり、外部電源からスタ
ティックRAM6に電力を供給する。このとき、電圧抑
制回路5のダイオード19から22は逆バイアス、トラ
ンジスタ3はゲート(電圧検知回路4の出力端子11)
が“H”レベルであるのでオフとなり、スタティックR
AM6には電源端子9から電力が供給される。もちろ
ん、外部電源の電圧が電池8の降下電圧よりもひどく小
さくなれば、電池8から電力が供給される。つぎに、I
Cカードに外部電圧が印加されない場合(電池8のみの
場合)、電圧検知回路4の出力端子11は“L”レベル
となり、カードイネーブル信号線14のレベルに関係な
くスタティックRAM6が非動作状態となる。このと
き、トランジスタ3はゲート(電圧検知回路4の出力端
子11)が“L”レベルであるため、オンしており、ス
タティックRAM6に電池8から電力供給される(電池
バックアップ状態)。
よりも低い状態においても、スタティックRAM6の電
源端子10の電圧は2.9Vとなり、外部電源からスタ
ティックRAM6に電力を供給する。このとき、電圧抑
制回路5のダイオード19から22は逆バイアス、トラ
ンジスタ3はゲート(電圧検知回路4の出力端子11)
が“H”レベルであるのでオフとなり、スタティックR
AM6には電源端子9から電力が供給される。もちろ
ん、外部電源の電圧が電池8の降下電圧よりもひどく小
さくなれば、電池8から電力が供給される。つぎに、I
Cカードに外部電圧が印加されない場合(電池8のみの
場合)、電圧検知回路4の出力端子11は“L”レベル
となり、カードイネーブル信号線14のレベルに関係な
くスタティックRAM6が非動作状態となる。このと
き、トランジスタ3はゲート(電圧検知回路4の出力端
子11)が“L”レベルであるため、オンしており、ス
タティックRAM6に電池8から電力供給される(電池
バックアップ状態)。
【0016】つぎに、スタティックRAM6への、外部
電源からの電力供給と電池8からの電力供給との切替え
状態を、図2を用いて説明する。図2では、電源端子9
の電圧の波形と、電圧検知回路4の出力端子11の電圧
の波形と、スタティックRAM6の電源端子10の電圧
の波形を示している。電源端子10の波形のIの領域
は、上記の電池バックアップ状態であって、電池8の電
圧(3.3V)となる。IIの領域は、電源端子9の電圧
が電圧検知回路4の検出電圧(3.2V)を越え、td
1後にその出力端子11が“H”レベルとなり、トラン
ジスタがオフした状態であり、2.9Vとなる。このII
の領域では、コネクタ1に接続された外部電源からスタ
ティックRAM6に電力が供給される。
電源からの電力供給と電池8からの電力供給との切替え
状態を、図2を用いて説明する。図2では、電源端子9
の電圧の波形と、電圧検知回路4の出力端子11の電圧
の波形と、スタティックRAM6の電源端子10の電圧
の波形を示している。電源端子10の波形のIの領域
は、上記の電池バックアップ状態であって、電池8の電
圧(3.3V)となる。IIの領域は、電源端子9の電圧
が電圧検知回路4の検出電圧(3.2V)を越え、td
1後にその出力端子11が“H”レベルとなり、トラン
ジスタがオフした状態であり、2.9Vとなる。このII
の領域では、コネクタ1に接続された外部電源からスタ
ティックRAM6に電力が供給される。
【0017】つぎに、IIIの領域では、電源端子9の電
圧が電圧検知回路4の検出電圧(3.2V)を下回る
と、電圧検知回路4の出力端子11が“H”レベルの間
は、電源端子9または電池8のうちのいずれかからダイ
オード2またはダイオード18〜21を介して供給され
る。なお、このIIIの領域においては、最悪状態でも電
池8からスタティックRAM6にダイオード18〜21
を介して2.1Vが供給されるので、スタティックRA
M6の記憶内容が失われることはない。このIIIの領域
の後は、検出電圧3.2Vを下回ってからtd2後、電
圧検知回路4の出力端子11が“L”レベルとなり、電
池バックアップ状態(Iの領域)に復帰する。
圧が電圧検知回路4の検出電圧(3.2V)を下回る
と、電圧検知回路4の出力端子11が“H”レベルの間
は、電源端子9または電池8のうちのいずれかからダイ
オード2またはダイオード18〜21を介して供給され
る。なお、このIIIの領域においては、最悪状態でも電
池8からスタティックRAM6にダイオード18〜21
を介して2.1Vが供給されるので、スタティックRA
M6の記憶内容が失われることはない。このIIIの領域
の後は、検出電圧3.2Vを下回ってからtd2後、電
圧検知回路4の出力端子11が“L”レベルとなり、電
池バックアップ状態(Iの領域)に復帰する。
【0018】なお、この実施例では、電圧抑制回路5と
して直列に接続されたダイオードが使用されているが、
電圧を抑制するものであれば他のものでもよく、ダイオ
ードの他に、定電圧ダイオード,レギュレータICなど
が使用できる。
して直列に接続されたダイオードが使用されているが、
電圧を抑制するものであれば他のものでもよく、ダイオ
ードの他に、定電圧ダイオード,レギュレータICなど
が使用できる。
【0019】
【発明の効果】以上のように、この発明によれば、メモ
リの電源端子と電池との間に、電圧検知回路によりメモ
リが不動作状態に設定されるときオンとなり電圧検知回
路によりメモリが動作状態に設定されるときオフとなる
スイッチング素子を設け、かつこのスイッチング素子と
並列に接続され、スイッチング素子がオフとなったとき
にメモリの電源端子に電池の電圧を所定値下降して供給
する電圧抑制手段を設けたので、内部の電池の電圧と比
較して外部電源の電圧が低い場合でも動作でき、しか
も、電池バックアップ状態から外部電源の動作状態への
移行もスムーズに行われる効果がある。
リの電源端子と電池との間に、電圧検知回路によりメモ
リが不動作状態に設定されるときオンとなり電圧検知回
路によりメモリが動作状態に設定されるときオフとなる
スイッチング素子を設け、かつこのスイッチング素子と
並列に接続され、スイッチング素子がオフとなったとき
にメモリの電源端子に電池の電圧を所定値下降して供給
する電圧抑制手段を設けたので、内部の電池の電圧と比
較して外部電源の電圧が低い場合でも動作でき、しか
も、電池バックアップ状態から外部電源の動作状態への
移行もスムーズに行われる効果がある。
【図1】この発明の一実施例によるICカードの回路を
示すブロック図である。
示すブロック図である。
【図2】図1の実施例によるICカードの電源切替え時
の波形を示す図である。
の波形を示す図である。
【図3】従来のICカードの回路を示すブロック図であ
る。
る。
2,19〜22 ダイオード 3 PMOSトランジスタ 4 電圧検知回路 5 電圧抑制回路 6 スタティックRAM 8 電池
Claims (1)
- 【請求項1】 個人情報等を記憶するメモリと、外部電
源の電圧値を検出して上記電圧値が所定の大きさ以上の
ときのみ上記メモリを動作状態に設定する電圧検知回路
と、上記メモリの電源端子にカソードが接続され、外部
電源を上記メモリの電源端子に供給するダイオードと、
上記電源端子に電圧を供給する電池とを備えた情報カー
ドにおいて、 上記メモリの電源端子と電池との間に、上記電圧検知回
路によりメモリが不動作状態に設定されるときオンとな
り上記電圧検知回路によりメモリが動作状態に設定され
るときオフとなるスイッチング素子を設け、かつこのス
イッチング素子と並列に接続され、上記スイッチング素
子がオフとなったときに上記メモリの電源端子に上記電
池の電圧を所定値下降して供給する電圧抑制手段を設け
たことを特徴とする情報カード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181992A JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181992A JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH056465A JPH056465A (ja) | 1993-01-14 |
JP2655766B2 true JP2655766B2 (ja) | 1997-09-24 |
Family
ID=16110434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3181992A Expired - Lifetime JP2655766B2 (ja) | 1991-06-26 | 1991-06-26 | 情報カード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2655766B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128110A (ja) * | 1987-11-12 | 1989-05-19 | Mitsubishi Electric Corp | メモリカード |
JPH022474A (ja) * | 1988-06-15 | 1990-01-08 | Mitsubishi Electric Corp | メモリカード |
-
1991
- 1991-06-26 JP JP3181992A patent/JP2655766B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH056465A (ja) | 1993-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3859638A (en) | Non-volatile memory unit with automatic standby power supply | |
KR940010419B1 (ko) | 반도체집적회로 | |
EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
TW486852B (en) | Charge pump system having multiple charging rates and corresponding method | |
US7643368B2 (en) | Power control circuit for semiconductor IC | |
JPS6230666B2 (ja) | ||
US5058075A (en) | Battery circuit for an integrated circuit (IC) memory card | |
US7203104B2 (en) | Voltage detection circuit control device, memory control device with the same, and memory card with the same | |
KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
JPS6128319Y2 (ja) | ||
US6910140B2 (en) | Power supply management device and method for a computer equipment having powered I/O ports in standby mode | |
JP3195052B2 (ja) | 電源切換え回路 | |
JP2655766B2 (ja) | 情報カード | |
KR960008282B1 (ko) | 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치 | |
KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
KR910007917Y1 (ko) | 스태틱램의 보조 전원회로 | |
JPH059812B2 (ja) | ||
JPH04307613A (ja) | 電子機器 | |
SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
JPH0644148A (ja) | メモリバックアップ回路 | |
JPH022474A (ja) | メモリカード | |
JPS63244289A (ja) | メモリ−カ−ド | |
JPS5864700A (ja) | 記憶保護回路 | |
JPH04319792A (ja) | メモリカード | |
JPH0373891B2 (ja) |