JP2670525B2 - 受光素子およびその製造方法 - Google Patents
受光素子およびその製造方法Info
- Publication number
- JP2670525B2 JP2670525B2 JP1323235A JP32323589A JP2670525B2 JP 2670525 B2 JP2670525 B2 JP 2670525B2 JP 1323235 A JP1323235 A JP 1323235A JP 32323589 A JP32323589 A JP 32323589A JP 2670525 B2 JP2670525 B2 JP 2670525B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- substrate
- electrode
- type gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIII−V族化合物半導体を用いた受光素子の
構造および製造方法に関する。
構造および製造方法に関する。
本発明は、電極が基板の一方の側に配置される構造の
受光素子において、 電極を同一面内に配置することにより、 素子表面の凹凸を減らし、微細なパターンの素子を形
成できるようにするものである。
受光素子において、 電極を同一面内に配置することにより、 素子表面の凹凸を減らし、微細なパターンの素子を形
成できるようにするものである。
従来から、高速応答が可能な短波長用受光素子とし
て、GaAs系半導体を用いたショットキーバリアフォトダ
イオードやPINフォトダイオードが開発されている。
て、GaAs系半導体を用いたショットキーバリアフォトダ
イオードやPINフォトダイオードが開発されている。
第7図は従来例ショットキーフォトダイオードの斜視
図を示し、第8図はC−C断面図を示す。
図を示し、第8図はC−C断面図を示す。
このショットキーフォトダイオードは、半絶縁性GaAs
基板21上にn+形GaAs層22およびn-形GaAs層23を成長さ
せ、このn-形GaAs層23の上に半透明ショットキー電極24
を設け、この半透明ショットキー電極24が設けられた以
外の部分についてはn-形GaAs層23を除去し、そこにオー
ミック電極25を設けたものである。半透明ショットキー
電極24の表面には誘電体膜26が設けられる。
基板21上にn+形GaAs層22およびn-形GaAs層23を成長さ
せ、このn-形GaAs層23の上に半透明ショットキー電極24
を設け、この半透明ショットキー電極24が設けられた以
外の部分についてはn-形GaAs層23を除去し、そこにオー
ミック電極25を設けたものである。半透明ショットキー
電極24の表面には誘電体膜26が設けられる。
この構造の受光素子の詳細については、ワング他、エ
レクトロニクス・レターズ、第19巻第14号、第554頁
(S.Y.Wang et al.,Electron.Lett.,19(14),554(198
3))に示されている。
レクトロニクス・レターズ、第19巻第14号、第554頁
(S.Y.Wang et al.,Electron.Lett.,19(14),554(198
3))に示されている。
第9図は従来例PINフォトダイオードの断面図を示
す。
す。
このPINフォトダイオードは、半絶縁性GaAs基板31上
にn+形GaAs層32、n形GaAs層33、イントリンシックGaAs
層34およびp形GaAs層35をエピタキシャル成長させ、こ
のp形GaAs層35上の一部の領域にオーミック電極36を設
け、このオーミック電極36が設けられた以外の部分につ
いてはn+形GaAs層32を露出させ、そこにオーミック電極
37を設けたものである。このPINフォトダイオードの周
囲は、絶縁分離のため、Hのイオン注入により高抵抗領
域38が形成される。
にn+形GaAs層32、n形GaAs層33、イントリンシックGaAs
層34およびp形GaAs層35をエピタキシャル成長させ、こ
のp形GaAs層35上の一部の領域にオーミック電極36を設
け、このオーミック電極36が設けられた以外の部分につ
いてはn+形GaAs層32を露出させ、そこにオーミック電極
37を設けたものである。このPINフォトダイオードの周
囲は、絶縁分離のため、Hのイオン注入により高抵抗領
域38が形成される。
この構造の受光素子の詳細については、レンス他、ア
プライド・フィジクス・レターズ、第2巻第15号、第19
1頁(Lenth.et al.,Appl.Phys.Lett.,2(15),191(198
5))に示されている。
プライド・フィジクス・レターズ、第2巻第15号、第19
1頁(Lenth.et al.,Appl.Phys.Lett.,2(15),191(198
5))に示されている。
受光素子の高速応答性を向上させるためには、素子自
体の静電容量を極力小さくする必要がある。そのため上
述した従来例では、半絶縁性基板上に素子を形成してい
る。また、素子以外の電極(ワイヤボンディング用パッ
ドなど)は、その部分が静電容量をもたないように、表
面のGaAs成長層をエッチングにより剥離した後に形成し
ている。
体の静電容量を極力小さくする必要がある。そのため上
述した従来例では、半絶縁性基板上に素子を形成してい
る。また、素子以外の電極(ワイヤボンディング用パッ
ドなど)は、その部分が静電容量をもたないように、表
面のGaAs成長層をエッチングにより剥離した後に形成し
ている。
しかし、GaAs成長層をエッチングすることにより表面
に凹凸ができ、微細なパターンを有する素子を形成する
ことが困難である。
に凹凸ができ、微細なパターンを有する素子を形成する
ことが困難である。
本発明は、以上の課題を解決し、受光素子の周辺に凹
凸のない構造の受光素子を提供することを目的とする。
凸のない構造の受光素子を提供することを目的とする。
本発明の第一の観点はショットキーフォトダイオード
であり、基板上に形成された第一の半導体層と、この第
一の半導体層上にこの層より低不純物濃度で形成された
第二の半導体層と、この第二の半導体層との間にショッ
トキー接合を形成するショットキー電極と、第一の半導
体層にオーミックに接続されたオーミック電極とを備え
た受光素子において、第二の半導体層にはオーミック電
極と第一の半導体層とを電気的に接続する高不純物濃度
領域が設けられ、オーミック電極はショットキー電極と
実質的に同一の平面内に形成されたことを特徴とする。
であり、基板上に形成された第一の半導体層と、この第
一の半導体層上にこの層より低不純物濃度で形成された
第二の半導体層と、この第二の半導体層との間にショッ
トキー接合を形成するショットキー電極と、第一の半導
体層にオーミックに接続されたオーミック電極とを備え
た受光素子において、第二の半導体層にはオーミック電
極と第一の半導体層とを電気的に接続する高不純物濃度
領域が設けられ、オーミック電極はショットキー電極と
実質的に同一の平面内に形成されたことを特徴とする。
基板として半絶縁性GaAs基板を用い、第一の半導体層
としてn+形GaAs層を用い、第二の半導体層としてn-形Ga
As層を用いることができる。
としてn+形GaAs層を用い、第二の半導体層としてn-形Ga
As層を用いることができる。
高不純物濃度領域のうちオーミック電極が設けられて
いない領域には、表面から基板に至る高抵抗領域を備え
ることが望ましい。
いない領域には、表面から基板に至る高抵抗領域を備え
ることが望ましい。
このような受光素子を製造することが本発明の第二の
観点であり、半絶縁性GaAs基板上にn+形GaAsの第一の半
導体層とn-形GaAsの第二の半導体層とを成長させ、第二
の半導体層上にショットキー電極を形成する受光素子の
製造方法において、Siのイオン注入により第二の半導体
層から第一の半導体層に至る高不純物濃度領域を形成
し、Hのイオン注入により高不純物濃度領域から基板に
至る高抵抗領域を形成し、高不純物濃度領域に第一の半
導体層とオーミック接続されるオーミック電極を形成す
る。
観点であり、半絶縁性GaAs基板上にn+形GaAsの第一の半
導体層とn-形GaAsの第二の半導体層とを成長させ、第二
の半導体層上にショットキー電極を形成する受光素子の
製造方法において、Siのイオン注入により第二の半導体
層から第一の半導体層に至る高不純物濃度領域を形成
し、Hのイオン注入により高不純物濃度領域から基板に
至る高抵抗領域を形成し、高不純物濃度領域に第一の半
導体層とオーミック接続されるオーミック電極を形成す
る。
本発明の第三の観点はPINフォトダイオードであり、
基板上に形成されたpまたはn形の第一の半導体層と、
この第一の半導体層の上に形成された実質的にイントリ
ンシックな第二の半導体層と、この第二の半導体層の上
に第一の半導体層と逆の導電型で形成された第三の半導
体層と、第一の半導体層と第三の半導体層とにそれぞれ
接続された第一の電極および第二の電極とを備え、第三
の半導体層は第二の半導体層に不純物を拡散して得られ
た層であり、第二の半導体層には第一の半導体層と同じ
導電型で第二の半導体層の表面から第一の半導体層に至
る高不純物濃度領域が設けられ、第一の電極と第二の電
極とは実質的に同一の平面内に形成された受光素子にお
いて、高不純物濃度領域のうちオーミック電極が設けら
れていない領域に、表面から基板に至る高抵抗領域を備
えたことを特徴とする。
基板上に形成されたpまたはn形の第一の半導体層と、
この第一の半導体層の上に形成された実質的にイントリ
ンシックな第二の半導体層と、この第二の半導体層の上
に第一の半導体層と逆の導電型で形成された第三の半導
体層と、第一の半導体層と第三の半導体層とにそれぞれ
接続された第一の電極および第二の電極とを備え、第三
の半導体層は第二の半導体層に不純物を拡散して得られ
た層であり、第二の半導体層には第一の半導体層と同じ
導電型で第二の半導体層の表面から第一の半導体層に至
る高不純物濃度領域が設けられ、第一の電極と第二の電
極とは実質的に同一の平面内に形成された受光素子にお
いて、高不純物濃度領域のうちオーミック電極が設けら
れていない領域に、表面から基板に至る高抵抗領域を備
えたことを特徴とする。
基板として半絶縁性GaAs基板を用い、第一の半導体層
としてn+形GaAs層を用い、第二の半導体層としてn-形Ga
As層を用い、第三の半導体層としてp+形GaAs層を用いる
ことができる。
としてn+形GaAs層を用い、第二の半導体層としてn-形Ga
As層を用い、第三の半導体層としてp+形GaAs層を用いる
ことができる。
本発明の第四の観点はこのPINフォトダイオードの製
造方法であり、半絶縁性GaAs基板上にn+形GaAsの第一の
半導体層とn-形GaAsの第二の半導体層とを成長させ、第
二の半導体層の表面にp+形GaAsの第三の半導体層を形成
し、この第三の半導体層上にp側オーミック電極を形成
する受光素子の製造方法において、Siのイオン注入によ
り第二の半導体層から第一の半導体層に至る高不純物濃
度領域を形成し、Hのイオン注入により高不純物濃度領
域から基板に至る高抵抗領域を形成し、高不純物濃度領
域に第一の半導体層とオーミック接続されるn側オーミ
ック電極を形成し、第三の半導体層を形成するときに
は、第二の半導体層にZnイオンを注入することを特徴と
する。
造方法であり、半絶縁性GaAs基板上にn+形GaAsの第一の
半導体層とn-形GaAsの第二の半導体層とを成長させ、第
二の半導体層の表面にp+形GaAsの第三の半導体層を形成
し、この第三の半導体層上にp側オーミック電極を形成
する受光素子の製造方法において、Siのイオン注入によ
り第二の半導体層から第一の半導体層に至る高不純物濃
度領域を形成し、Hのイオン注入により高不純物濃度領
域から基板に至る高抵抗領域を形成し、高不純物濃度領
域に第一の半導体層とオーミック接続されるn側オーミ
ック電極を形成し、第三の半導体層を形成するときに
は、第二の半導体層にZnイオンを注入することを特徴と
する。
本明細書において「上」とは、基板からのエピタキシ
ャル成長の方向をいう。また、「イントリンシック」と
は、実質的に真性半導体として取り扱うことができる程
度に不純物濃度が低いことをいう。
ャル成長の方向をいう。また、「イントリンシック」と
は、実質的に真性半導体として取り扱うことができる程
度に不純物濃度が低いことをいう。
低不純物濃度の半導体層にSi、Zn、Hなどをイオン注
入して、それぞれn+層、p+層および高抵抗層を形成す
る。これにより、表面を平坦に保ちながら受光素子を製
造できる。受光素子の周辺に凹凸ができないため、微細
素子の製造が容易になり、受光素子の静電容量を小さく
することができる。また、高抵抗層を形成することによ
り、素子を絶縁分離するとともに、静電容量を小さくす
ることができる。
入して、それぞれn+層、p+層および高抵抗層を形成す
る。これにより、表面を平坦に保ちながら受光素子を製
造できる。受光素子の周辺に凹凸ができないため、微細
素子の製造が容易になり、受光素子の静電容量を小さく
することができる。また、高抵抗層を形成することによ
り、素子を絶縁分離するとともに、静電容量を小さくす
ることができる。
第1図は本発明第一実施例受光素子の断面図を示し、
第2図は斜視図を示す。第1図は第2図のA−Aに沿っ
た断面図である。
第2図は斜視図を示す。第1図は第2図のA−Aに沿っ
た断面図である。
この実施例は、本発明をショットキーフォトダイオー
ドに実施したものであり、基板として半絶縁性GaAs基板
1を用い、この基板上に形成された第一の半導体層とし
てn+形GaAs層2を備え、このn+形GaAs層2の上にこの層
より低不純物濃度で形成された第二の半導体層としてn-
形GaAs層3を備え、このn-形GaAs層3との間にショット
キー接合を形成するショットキー電極4と、n+形GaAs層
2にオーミックに接続されたオーミック電極5とを備え
る。
ドに実施したものであり、基板として半絶縁性GaAs基板
1を用い、この基板上に形成された第一の半導体層とし
てn+形GaAs層2を備え、このn+形GaAs層2の上にこの層
より低不純物濃度で形成された第二の半導体層としてn-
形GaAs層3を備え、このn-形GaAs層3との間にショット
キー接合を形成するショットキー電極4と、n+形GaAs層
2にオーミックに接続されたオーミック電極5とを備え
る。
ここで本実施例の特徴とするところは、n-形GaAs層3
にはオーミック電極5とn+形GaAs層2とを電気的に接続
する高不純物濃度領域6が設けられ、オーミック電極5
がショットキー電極4と実質的に同一の面内に形成され
たことにある。さらに、高不純物濃度領域6のうちオー
ミック電極が設けられていない領域には、表面から半絶
縁性GaAs基板1に至る高抵抗領域7を備える。
にはオーミック電極5とn+形GaAs層2とを電気的に接続
する高不純物濃度領域6が設けられ、オーミック電極5
がショットキー電極4と実質的に同一の面内に形成され
たことにある。さらに、高不純物濃度領域6のうちオー
ミック電極が設けられていない領域には、表面から半絶
縁性GaAs基板1に至る高抵抗領域7を備える。
ショットキー電極4を透過した入射光は、n-形GaAs層
3で吸収される。このとき、ショットキー接合により形
成された空乏層付近で発生した電子と正孔とが、電界に
よって分解され、それぞれ逆方向にドリフトし、オーミ
ック電極5とショットキー電極4とにより光電流として
取り出される。
3で吸収される。このとき、ショットキー接合により形
成された空乏層付近で発生した電子と正孔とが、電界に
よって分解され、それぞれ逆方向にドリフトし、オーミ
ック電極5とショットキー電極4とにより光電流として
取り出される。
ここで、ショットキーフォトダイオードの動作の高速
性を向上させるには、素子自身のもつ静電容量をできる
だけ小さくすればよい。この静電容量は主に二つの原因
によって生じる。第一はショットキー接合により形成さ
れる空乏層を誘電体としたコンデンサの静電容量であ
り、第二は電極パッドなどの容量である 空乏層による静電容量を小さくするためには、空乏層
を厚くするか、接合の面積を小さくすればよい。しか
し、空乏層の厚さについては、電子と正孔との走行時間
によりその最大値が制限される。このため、静電容量を
小さくするには、素子の接合面積を小さくする必要があ
り、微細化技術が要求される。例えば遮断周波数30GHz
を越えるような素子の構造プロセスでは、パターニング
のアラインメント・マージンが約1μmとなる。
性を向上させるには、素子自身のもつ静電容量をできる
だけ小さくすればよい。この静電容量は主に二つの原因
によって生じる。第一はショットキー接合により形成さ
れる空乏層を誘電体としたコンデンサの静電容量であ
り、第二は電極パッドなどの容量である 空乏層による静電容量を小さくするためには、空乏層
を厚くするか、接合の面積を小さくすればよい。しか
し、空乏層の厚さについては、電子と正孔との走行時間
によりその最大値が制限される。このため、静電容量を
小さくするには、素子の接合面積を小さくする必要があ
り、微細化技術が要求される。例えば遮断周波数30GHz
を越えるような素子の構造プロセスでは、パターニング
のアラインメント・マージンが約1μmとなる。
本発明の受光素子では、パターニング表面は製造プロ
セスの最後までほとんど平坦である。このため、従来例
で示したような段差のある素子と比べ、微細なパターニ
ングが可能となる。
セスの最後までほとんど平坦である。このため、従来例
で示したような段差のある素子と比べ、微細なパターニ
ングが可能となる。
また、電極パッドなどの容量については、受光部分や
オーミック電極部分以外をH注入によって高抵抗化して
いるため、非常に小さくなる。
オーミック電極部分以外をH注入によって高抵抗化して
いるため、非常に小さくなる。
第3図はこの実施例素子の製造方法を示す。
まず、第3図(a)に示すように、半絶縁性GaAs基板
1に、キャリア濃度約3×1018cm-3のn+形GaAs層2と、
キャリア濃度約5×1015cm-3のn-形GaAs層3とをエピタ
キシャル成長させる。
1に、キャリア濃度約3×1018cm-3のn+形GaAs層2と、
キャリア濃度約5×1015cm-3のn-形GaAs層3とをエピタ
キシャル成長させる。
次に、第3図(b)に示すように、受光領域(ショッ
トキー接合が形成される領域)に注入マスク10を設け、
それ以外の部分に、表面からn+形GaAs層2の上部まで分
布するようにSiを注入する。さらに、注入マスク10を剥
離した後にSi活性化処理を行って、n+形GaAsの高不純物
濃度領域6を形成する。
トキー接合が形成される領域)に注入マスク10を設け、
それ以外の部分に、表面からn+形GaAs層2の上部まで分
布するようにSiを注入する。さらに、注入マスク10を剥
離した後にSi活性化処理を行って、n+形GaAsの高不純物
濃度領域6を形成する。
続いて、第3図(c)に示すように、注入マスク11に
より、Siを注入した領域のうちオーミック電極5を形成
しようとする領域以外の部分に、Hを注入する。これに
よりn+形GaAs層2およびn-形GaAs層3を高抵抗化し、素
子の静電容量の削減と絶縁分離とを行う。
より、Siを注入した領域のうちオーミック電極5を形成
しようとする領域以外の部分に、Hを注入する。これに
よりn+形GaAs層2およびn-形GaAs層3を高抵抗化し、素
子の静電容量の削減と絶縁分離とを行う。
この後に、第3図(d)に示すように、n形のオーミ
ック電極5を形成する。さらに、第3図(e)に示すよ
うに、ショットキー電極4を形成する。
ック電極5を形成する。さらに、第3図(e)に示すよ
うに、ショットキー電極4を形成する。
第4図は本発明第二実施例の受光素子の断面図を示
し、第5図は斜視図を示す。第4図は第5図のB−Bに
沿った断面図である。
し、第5図は斜視図を示す。第4図は第5図のB−Bに
沿った断面図である。
この実施例は本発明をPINフォトダイオードに実施し
たものであり、基板として半絶縁性GaAs基板1を用い、
この基板上に形成されたpまたはn形の第一の半導体層
としてn+形GaAs層2を備え、このn+形GaAs層2の上に形
成された実質的にイントリンシックな第二の半導体層と
してn-形GaAs層3を備え、このn-形GaAs層3の上に第三
の半導体層としてp+形GaAs層8を備え、n+形GaAs層2と
p+形GaAs層8とにそれぞれ接続された第一の電極および
第二の電極としてオーミック電極5および9を備える。
たものであり、基板として半絶縁性GaAs基板1を用い、
この基板上に形成されたpまたはn形の第一の半導体層
としてn+形GaAs層2を備え、このn+形GaAs層2の上に形
成された実質的にイントリンシックな第二の半導体層と
してn-形GaAs層3を備え、このn-形GaAs層3の上に第三
の半導体層としてp+形GaAs層8を備え、n+形GaAs層2と
p+形GaAs層8とにそれぞれ接続された第一の電極および
第二の電極としてオーミック電極5および9を備える。
ここで本実施例の特徴とするところは、p+形GaAs層8
はn-形GaAs層3に不純物を拡散して得られた層であり、
n-形GaAs層3にはp形でこの層を貫通する高不純物濃度
領域6が設けられ、オーミック電極5、9は実質的に同
一の面内に形成されたことにある。さらに、高不純物濃
度領域6のうちオーミック電極5が設けられていない領
域には、表面から絶縁性GaAs基板1に至る高抵抗領域7
を備える。
はn-形GaAs層3に不純物を拡散して得られた層であり、
n-形GaAs層3にはp形でこの層を貫通する高不純物濃度
領域6が設けられ、オーミック電極5、9は実質的に同
一の面内に形成されたことにある。さらに、高不純物濃
度領域6のうちオーミック電極5が設けられていない領
域には、表面から絶縁性GaAs基板1に至る高抵抗領域7
を備える。
第6図は第二実施例の受光素子の製造方法を示す。
この製造方法では、第6図(b)に示す工程で、注入
マスク12を用いてZnを注入することが第3図に示した方
法と異なる。この工程により、表面から数十〜数百nmの
深さ(n+形GaAs層3に達しない深さ)までZnを選択的に
注入し、p+形GaAs層8を形成する。
マスク12を用いてZnを注入することが第3図に示した方
法と異なる。この工程により、表面から数十〜数百nmの
深さ(n+形GaAs層3に達しない深さ)までZnを選択的に
注入し、p+形GaAs層8を形成する。
この素子の場合にも、Si、H注入により静電容量を非
常に小さくすることができる。また、Zn注入のドーズ量
を増やしてp+形GaAs層8のキャリア濃度を高くすれば、
高速動作する素子で問題となるp形オーミック電極9の
接触抵抗を下げることができ、高速動作性を向上させる
ことができる。
常に小さくすることができる。また、Zn注入のドーズ量
を増やしてp+形GaAs層8のキャリア濃度を高くすれば、
高速動作する素子で問題となるp形オーミック電極9の
接触抵抗を下げることができ、高速動作性を向上させる
ことができる。
以上説明したように、本発明の受光素子は、電極形成
で生じる段差以上の段差はできず、製造プロセス中のパ
ターンニングを表面が平坦な状態で行なえる。そのた
め、1μm程度のパターン幅でも比較的容易にパターニ
ングできる。また、接合部分以外の規制容量が発生しに
くい構造となっているため、遮断周波数が30GHzを越え
るような受光素子も比較的容易に製造できる効果があ
る。
で生じる段差以上の段差はできず、製造プロセス中のパ
ターンニングを表面が平坦な状態で行なえる。そのた
め、1μm程度のパターン幅でも比較的容易にパターニ
ングできる。また、接合部分以外の規制容量が発生しに
くい構造となっているため、遮断周波数が30GHzを越え
るような受光素子も比較的容易に製造できる効果があ
る。
第1図は本発明第一実施例受光素子の断面図。 第2図は斜視図。 第3図は製造方法を示す図。 第4図は本発明第二実施例受光素子の断面図。 第5図は斜視図。 第6図は製造方法を示す図。 第7図は従来例ショットキーフォトダイオードの斜視
図。 第8図は断面図。 第9図は従来例PIN形フォトダイオードの断面図。 1、21、31……半絶縁性GaAs基板、2、22、32……n+形
GaAs層、3、23……n-形GaAs層、4……ショットキー電
極、5、9、25、36、37……オーミック電極、6……高
不純物濃度領域、7、38……高抵抗領域、8……p+形Ga
As層、10、11、12……注入マスク、24……半透明ショッ
トキー電極、26……誘導体膜、33……n形GaAs層、34…
…イントリンシックGaAs層、35……p形GaAs層。
図。 第8図は断面図。 第9図は従来例PIN形フォトダイオードの断面図。 1、21、31……半絶縁性GaAs基板、2、22、32……n+形
GaAs層、3、23……n-形GaAs層、4……ショットキー電
極、5、9、25、36、37……オーミック電極、6……高
不純物濃度領域、7、38……高抵抗領域、8……p+形Ga
As層、10、11、12……注入マスク、24……半透明ショッ
トキー電極、26……誘導体膜、33……n形GaAs層、34…
…イントリンシックGaAs層、35……p形GaAs層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関口 陽一 東京都武蔵野市中町2丁目11番13号 光 計測技術開発株式会社内 (56)参考文献 特開 昭60−177684(JP,A) 特開 昭63−299163(JP,A)
Claims (7)
- 【請求項1】基板(1)上に形成された第一の半導体層
(2)と、 この第一の半導体層の上にこの層より低不純物濃度で形
成された第二の半導体層(3)と、 この第二の半導体層との間にショットキー接合を形成す
るショットキー電極(4)と、 前記第一の半導体層にオーミックに接続されたオーミッ
ク電極(5)と を備えた受光素子において、 上記第二の半導体層には上記オーミック電極と上記第一
の半導体層とを電気的に接続する高不純物濃度領域
(6)が設けられ、 上記オーミック電極は上記ショットキー電極と実質的に
同一の平面内に形成された ことを特徴とする受光素子。 - 【請求項2】基板は半絶縁性GaAs基板を含み、 第一の半導体層はn+形GaAs層を含み、 第二の半導体層はn-形GaAs層を含む 請求項1記載の受光素子。
- 【請求項3】高不純物濃度領域のうちオーミック電極が
設けられていない領域に、表面から基板に至る高抵抗領
域を備えた請求項1または2に記載の受光素子。 - 【請求項4】半絶縁性GaAs基板(1)上にn+形GaAsの第
一の半導体層(2)とn-形GaAsの第二の半導体層(3)
とを成長させる工程と、 前記第二の半導体層上にショットキー電極(4)を形成
する工程と、 を含む受光素子の製造方法において、 Siのイオン注入により上記第二の半導体層から上記第一
の半導体層に至る高不純物濃度領域(6)を形成する工
程と、 Hのイオン注入により上記高不純物濃度領域から基板に
至る高抵抗領域(7)を形成する工程と、 上記高不純物濃度領域に上記第一の半導体層とオーミッ
ク接続されるオーミック電極(5)を形成する工程と を含むことを特徴とする受光素子の製造方法。 - 【請求項5】基板(1)上に形成されたn形の第一の半
導体層(2)と、 この第一の半導体層の上に形成された実質的にイントリ
ンシックな第二の半導体層(3)と、 この第二の半導体層の上に形成されたp形の第三の半導
体層(8)と、 上記第一の半導体層と上記第三の半導体層とにそれぞれ
接続された第一の電極(5)および第二の電極(9)と を備え、 上記第三の半導体層は上記第二の半導体層に不純物を拡
散して得られた層であり、 上記第二の半導体層には上記第一の半導体層と同じ導電
型で上記第二の半導体層の表面から上記第一の半導体層
に至る高不純物濃度領域(6)が設けられ、 上記第一の電極と上記第二の電極とは実質的に同一の平
面内に形成された 受光素子において、 上記高不純物濃度領域のうちオーミック電極が設けられ
ていない領域に、表面から基板に至る高抵抗領域(7)
を備えた ことを特徴とする受光素子。 - 【請求項6】基板は半絶縁性GaAs基板を含み、 第一の半導体層はn+形GaAs層を含み、 第二の半導体層はn-形GaAs層を含み、 第三の半導体層はp+形GaAs層を含む 請求項5記載の受光素子。
- 【請求項7】半絶縁性GaAs基板(1)上にn+形GaAsの第
一の半導体層(2)とn-形GaAsの第二の半導体層(3)
とを成長させる成長工程と、 前記第二の半導体層の表面にp+形GaAsの第三の半導体層
(8)を形成するp層形成工程と、 この第三の半導体層上にp側オーミック電極(9)を形
成する工程と、 を含む受光素子の製造方法において、 Siのイオン注入により上記第二の半導体層から上記第一
の半導体層に至る高不純物濃度領域(6)を形成する工
程と、 Hのイオン注入により上記高不純物濃度領域から基板に
至る高抵抗領域(7)を形成する工程と、 上記高不純物濃度領域に上記第一の半導体層とオーミッ
ク接続されるn側オーミック電極(5)を形成する工程
と を含み、 上記p層形成工程は上記第二の半導体層にZnイオンを注
入する工程を含む ことを特徴とする受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1323235A JP2670525B2 (ja) | 1989-12-12 | 1989-12-12 | 受光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1323235A JP2670525B2 (ja) | 1989-12-12 | 1989-12-12 | 受光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03183169A JPH03183169A (ja) | 1991-08-09 |
JP2670525B2 true JP2670525B2 (ja) | 1997-10-29 |
Family
ID=18152515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1323235A Expired - Fee Related JP2670525B2 (ja) | 1989-12-12 | 1989-12-12 | 受光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2670525B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177684A (ja) * | 1984-02-23 | 1985-09-11 | Sony Corp | 光電変換装置 |
JPS63299163A (ja) * | 1987-05-28 | 1988-12-06 | Nec Corp | 光半導体集積回路 |
-
1989
- 1989-12-12 JP JP1323235A patent/JP2670525B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03183169A (ja) | 1991-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0133709A2 (en) | Photodetector integrated circuit | |
KR100253820B1 (ko) | 포토디텍터 및 그의 제조방법 | |
KR940011103B1 (ko) | 반도체 수광소자 | |
JPH0744182B2 (ja) | ヘテロ接合バイポ−ラ・トランジスタ | |
EP0194197B1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
JP2599131B2 (ja) | 集積光検出器−増幅器装置 | |
JPH0335556A (ja) | ホトダイオード・電界効果トランジスタ組み合わせ体 | |
JP3828982B2 (ja) | 半導体受光素子 | |
US6495380B2 (en) | Epitaxially grown avalanche photodiode | |
US4745446A (en) | Photodetector and amplifier integration | |
JPS6058686A (ja) | 光検出器及びその製造方法 | |
KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
EP0063422A2 (en) | Heterostructure interdigital high speed photoconductive detector | |
JP2670525B2 (ja) | 受光素子およびその製造方法 | |
US5162891A (en) | Group III-V heterostructure devices having self-aligned graded contact diffusion regions and method for fabricating same | |
US5158896A (en) | Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions | |
US4505765A (en) | Manufacturing method for a planar photodiode with hetero-structure | |
JP2645460B2 (ja) | 受光素子の製造方法 | |
US5416030A (en) | Method of reducing leakage current in an integrated circuit | |
JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
JP2583793B2 (ja) | 半導体基板 | |
JP2722699B2 (ja) | pinフォトダイオード | |
JPS6360562A (ja) | 光半導体装置の製造方法 | |
JPS61144076A (ja) | 半導体受光素子 | |
JPH02253666A (ja) | 半導体受光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |