KR940016636A - 다층 금속 배선의 본딩 패드 제조 방법 - Google Patents

다층 금속 배선의 본딩 패드 제조 방법 Download PDF

Info

Publication number
KR940016636A
KR940016636A KR1019920024503A KR920024503A KR940016636A KR 940016636 A KR940016636 A KR 940016636A KR 1019920024503 A KR1019920024503 A KR 1019920024503A KR 920024503 A KR920024503 A KR 920024503A KR 940016636 A KR940016636 A KR 940016636A
Authority
KR
South Korea
Prior art keywords
metal wiring
film
metal wire
oxide film
annealing
Prior art date
Application number
KR1019920024503A
Other languages
English (en)
Other versions
KR960001170B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920024503A priority Critical patent/KR960001170B1/ko
Publication of KR940016636A publication Critical patent/KR940016636A/ko
Application granted granted Critical
Publication of KR960001170B1 publication Critical patent/KR960001170B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층 금속 배선의 본딩 패드 제조 방법에 있어서, 제 1 금속 배선(30)상에 산화막(40)을 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 산화막(40)에 질소 원자를 이온 주입하는 제 2 단계, 상기 제 2 단계 후에 어닐링하여 완충막(50)을 형성하는 제 3 단계, 및 상기 제 3 단계 후에 상기 완충막(50)을 선택 식각하여 개구부를 형성한 다음 평탄화 공정을 거쳐 제 2 금속 배선(60)을 노출된 상기 제 1 금속 배선(30)과 접속시키고 상기 제 2 금속 배선(60)에 패턴을 형성한 후에 표면 보호용 질화막(70)을 증착하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 금속 배선의 본딩 패드 제조 방법에 관한 것이다.

Description

다층 금속 배선의 본딩 패드 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 다층 금속 배선 구조를 갖는 본딩 패드가 형성되는 상태를 도시한 단면도.

Claims (3)

  1. 다층 금속 배선의 본딩 패드 제조 방법에 있어서, 제 1 금속 배선(30)상에 산화막(40)을 증착하는 제 1 단계, 상기 제 1 단계 후에 상기 산화막(40)에 질소 원자를 이온 주입하는 제 2 단계, 상기 제 2 단계 후에 어닐링하여 완충막(50)을 형성하는 제 3 단계, 및 상기 제 3 단계 후에 상기 완충막(50)을 선택 식각하여 개구부를 형성한 다음 평탄화 공정을 거쳐 제 2 금속 배선(60)을 노출된 상기 제 1 금속 배선(30)과 접속시키고 상기 제 2 금속 배선(60)에 패턴을 형성한 후에 표면 보호용 질화막(70)을 증착하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 다층 금속 배선의 본딩 패드 제조 방법.
  2. 제 1 항에 있어서, 상기 제 2 단계의 질소 원자의 이온 주입 깊이는 플라즈마 CVD 방법으로 상기 산화막(40)의 바닥에 위치토록 하는 것을 특징으로 하는 다층 금속 배선의 본딩 패드 제조 방법.
  3. 제 1 항에 있어서, 상기 제 3 단계에서 어닐링하여 형성된 완층막(50)은 SiOxNy 형태의 산화질화막인 것을 특징으로 하는 다층 금속 배선의 본딩 패드 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024503A 1992-12-16 1992-12-16 다층 금속 배선의 본딩 패드 제조 방법 KR960001170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024503A KR960001170B1 (ko) 1992-12-16 1992-12-16 다층 금속 배선의 본딩 패드 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024503A KR960001170B1 (ko) 1992-12-16 1992-12-16 다층 금속 배선의 본딩 패드 제조 방법

Publications (2)

Publication Number Publication Date
KR940016636A true KR940016636A (ko) 1994-07-23
KR960001170B1 KR960001170B1 (ko) 1996-01-19

Family

ID=19345788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024503A KR960001170B1 (ko) 1992-12-16 1992-12-16 다층 금속 배선의 본딩 패드 제조 방법

Country Status (1)

Country Link
KR (1) KR960001170B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227624B1 (ko) * 1996-11-26 1999-11-01 김영환 반도체 소자의 본딩 패드 형성 방법
KR100313530B1 (ko) * 1999-12-02 2001-11-07 박종섭 반도체 소자의 패드 형성방법
KR100550380B1 (ko) * 2003-06-24 2006-02-09 동부아남반도체 주식회사 반도체 소자의 금속배선 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227624B1 (ko) * 1996-11-26 1999-11-01 김영환 반도체 소자의 본딩 패드 형성 방법
KR100313530B1 (ko) * 1999-12-02 2001-11-07 박종섭 반도체 소자의 패드 형성방법
KR100550380B1 (ko) * 2003-06-24 2006-02-09 동부아남반도체 주식회사 반도체 소자의 금속배선 형성 방법

Also Published As

Publication number Publication date
KR960001170B1 (ko) 1996-01-19

Similar Documents

Publication Publication Date Title
KR960039281A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
EP0738014A3 (en) Manufacturing method of semiconductor device having capacitor
KR930009050A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950034682A (ko) 반도체 소자의 금속배선 제조방법
KR940016580A (ko) 반도체 장치의 제조 방법
KR940016636A (ko) 다층 금속 배선의 본딩 패드 제조 방법
KR950025908A (ko) 반도체소자 제조방법
KR930011116A (ko) 반도체장치의 제조방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
KR970018038A (ko) 고집적 반도체장치의 배선형성방법
KR970008418A (ko) 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도체 장치
KR970052297A (ko) 반도체소자의 금속배선 형성방법
KR940016527A (ko) 반도체 소자 제조 공정시 지역간 토폴로지 차이 완화 방법
KR950021425A (ko) 다층 금속배선 형성방법
KR920010867A (ko) 반도체소자의 배선형성방법
KR19990060841A (ko) 반도체 소자의 금속배선 형성 방법
KR970052787A (ko) 금속배선간 절연막 형성방법
KR970052537A (ko) 반도체장치의 제조방법
KR960035968A (ko) 반도체 소자의 콘택 형성방법
KR950027965A (ko) 다층 보호막 형성방법
KR930006880A (ko) 반도체 소자의 보호막 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR970018413A (ko) 반도체장치의 다층배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee