KR200292328Y1 - 반도체 패키지 - Google Patents

Abstract

본 고안은 반도체 패키지에 관한 것으로, 특히 PCB 기판의 스티치 본딩이 형성되는 부분을 돌출시키어 와이어 본딩의 효율을 향상시키도록 한 것이다.

이에 따른 본 고안의 반도체 패키지는 스티치 본딩이 이루어진 돌출 영역을 포함하는 PCB 기판, 상기 돌출 영역을 제외한 PCB 기판 표면에 부착된 제 1 반도체 칩과, 상기 제 1 반도체 칩의 상면에 부착되고 볼 본딩이 이루어진 제 2 반도체 칩을 포함하여 이루어진다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}

본 고안은 반도체 패키지에 관한 것으로, 특히 칩스케일 패키지에서 와이어 본딩의 효율을 증가시키는데 적당한 반도체 패키지에 관한 것이다.

일반적으로 반도체 어셈블리 공정시 칩(혹은 다이)의 기능을 외부로 연결시켜주는 방법으로는 와이어를 이용한 와이어 본딩 방법, 패드에 형성된 솔더 범프 (solder bump)를 이용한 플립칩(flip chip) 방법, 테이프 리드를 이용한 탭 (TAB; Tape Automated Bonding) 방법등이 널리 이용되고 있다.

그 중에서도 알루미늄(Al)이나 골드(Au) 또는 구리(Cu)등을 와이어로 가공하여 이용하는 와이어 본딩 방법이 가장 일반적으로 이용되고 있다.

이런 여러 종류의 와이어들 중에서 알루미늄 와이어와 골드 와이어가 가장 많이 이용된다.

반도체 소자의 제조에서 있어서 칩 표면의 두 본드 패드사이 또는 칩표면의 한개의 본드 패드와 외부 본딩 영역, 즉 리드 프레임 또는 PCB 기판 사이에 스풀로부터 공급된 와이어의 한 끝에 하나의 볼 본딩이 이루어지고, 와이어의 다른 끝에 스티치 본딩이 이루어진다.

이러한 와이어 본딩은 캐필러리(capillary)를 이용하여 이루어진다.

이하 첨부도면을 참조하여 종래기술에 따른 반도체 패키지에 대해 설명하면 다음과 같다.

도 1 은 종래기술에 따른 반도체 패키지의 구조 단면도로서 칩 스케일 패키지를 나타내며, 스티치 본딩(2)이 형성된 PCB 기판(1) 상에 접착부재로서 에폭시 수지를 이용하여 부착된 제 1 반도체 칩(3)과, 상기 제 1 반도체 칩(3)의 상면에 접착부재로서 에폭시 수지를 이용하여 부착된 제 2 반도체 칩(4)과, 상기 제 2 반도체 칩(4)의 패드(5)상에 형성된 볼 본딩(6)과, 상기 볼 본딩(6)과 스티치 본딩 (2) 사이에 루프로 형성된 와이어(7)를 포함하여 구성된다.

이 때 상기 스티치 본딩(2)은 구리(Cu) 도금된 PCB 기판(1) 표면의 함몰 영역에 형성된다.

전술한 바와 같은 종래기술의 반도체 패키지는 상기 제 1 반도체 칩(3)의 상면에 부착된 제 2 반도체 칩(4)의 패드(5)와 PCB 기판(1)의 함몰영역을 전기적으로 연결하는 와이어(7) 본딩이 이루어진다.

즉 상기 제 2 반도체 칩(4)의 패드(5)상에 볼 본딩(6)이 형성되고, PCB 기판(1)의 함몰 영역상에 스티치 본딩(2)이 형성된다.

이와 같은 적층형 패키지에서 상기 제 2 반도체 칩(4)의 높이로 인해 와이어 본딩시 제 2 반도체 칩(4)의 모서리 부분에 와이어(7)가 접촉하게 되고, 볼 본딩 (6) 후 루프 경사각(θ)을 크게 해야 되고, 또한 루프 높이(H)를 높여야만 한다.

도시된 바와 같이, 루프 경사각(θ)을 크게하고 루프 높이(H)를 높이게 되면 패키지의 최상면(A)을 벗어나게 된다.

그러나 상기와 같은 종래기술에 따른 반도체 패키지에 있어서 와이어 본딩은 반도체 칩과 와이어가 이중으로 형성되어 있기 때문에 볼 본딩과 스티치 본딩간에 급격한 루프각을 이룬다.

때문에 와이어와 반도체 모서리 부분이 접촉될 가능성이 크고, 와이어 루프 높이가 높게 되므로 와이어가 패키지 밖으로 노출될 가능성이 있다.

본 고안은 상기의 문제점을 해결하기 위해 안출한 것으로, 특히 PCB 기판의 스티치 본딩이 형성되는 부분을 돌출시키도록 한 반도체 패키지를 제공하는데 그목적이 있다.

도 1 은 종래기술에 따른 반도체 패키지의 수직 단면도

도 2 는 본 고안에 따른 반도체 패키지의 평면도

도 3 은 도 2 의 Ⅰ-Ⅰ'에 따른 수직 단면도

도면의 주요부분에 대한 부호의 설명

11 : PCB 기판 12 : 돌출 영역

12a : 구리 도금층 12b : 스티치 본딩

13 : 제 1 반도체 칩 14 : 제 2 반도체 칩

15 : 제 2 반도체 칩의 패드 16 : 볼 본딩

17 : 와이어 θ : 와이어 루프 경사각

H : 루프 높이

상기의 목적을 달성하기 위한 본 고안에 따른 반도체 패키지는 스티치 본딩이 이루어진 돌출 영역을 포함하는 PCB 기판과, 상기 돌출 영역을 제외한 PCB 기판 표면에 부착된 제 1 반도체 칩과, 상기 제 1 반도체 칩의 상면에 부착되고 볼 본딩 이 이루어진 제 2 반도체 칩을 포함하여 이루어짐을 특징으로 한다.

여기서 상기 스티치 본딩이 이루어지는 PCB 기판의 돌출 영역은 상기 제 1 반도체 칩의 두께와 동일하거나 작다.

이하 본 고안에 따른 반도체 패키지에 대해 첨부도면을 참조하여 자세히 설명하면 다음과 같다.

도 2 는 본 고안에 따른 반도체 패키지의 평면도이다.

즉 스티치 본딩(12b)이 이루어진 돌출 영역(12)을 포함하는 PCB 기판(11)과, 상기 돌출 영역(12)을 제외한 PCB 기판(11) 표면에 부착된 제 1 반도체 칩(13)과, 상기 제 1 반도체 칩(13)의 상면에 부착되고 볼 본딩(16)이 이루어진 제 2 반도체 칩(14)을 포함하여 구성된다.

여기서 상기 제 1, 2 반도체 칩의 패드(15,18)와 전기적으로 연결되는 스티치 본딩(12b)이 상기 돌출 영역(12)의 표면에 형성된다.

도 3 은 도 2 의 Ⅰ-Ⅰ'에 따른 단면도이다.

즉 스티치 본딩을 위한 돌출 영역(12)을 포함하는 라미네이트 PCB 기판(11)과, 상기 돌출 영역(12)을 제외한 PCB 기판(11)의 상면에 접착부재로서 에폭시 수지(도시 생략)를 이용하여 부착된 제 1 반도체 칩(13)과, 상기 제 1 반도체 칩(13)의 상면에 접착부재로서 에폭시 수지(도시 생략)를 이용하여 부착된 제 2 반도체 칩(14)을 포함하여 구성된다.

여기서 상기 제 2 반도체 칩(14)의 패드(15)상에 볼 본딩(16)이 형성되어 있고, 상기 볼 본딩(16)과 스티치 본딩(12b) 사이에 루프(loop)를 형성하는 와이어 (17)가 형성되어 있다.

또한 상기 스티치 본딩(12b)이 형성되는 돌출 영역(12)의 표면은 PCB 기판 (11)과 동일하게 구리(Cu) 도금층(12a)이 형성되어 있다.

상기와 같은 반도체 패키지에서 와이어(17) 본딩은 본딩 툴, 즉 캐필러리(도시 생략)를 이용하여 이루어진다.

먼저 상기 PCB기판(11)의 칩 안착 영역에 제 1 반도체 칩(13)을 에폭시 수지 (도시 생략)를 이용하여 부착하고, 상기 제 1 반도체 칩(13) 상면에 에폭시 수지(도시 생략)를 이용하여 제 2 반도체 칩(14)을 부착한다.

이어 와이어 본더(wire bonder)를 이용하여 상기 제 1, 2 반도체 칩(13,14)을 외부단자와 전기적으로 연결하기 위한 와이어 본딩(wire bonding)을 실시한다.

여기서 상기 제 1 반도체 칩(13)에 대한 와이어 본딩의 설명은 생략한다.

이어 본딩 툴인 캐필러리를 관통하는 와이어(17)의 마지막 끝부분에 약 2~5 KV의 전기적인 방전을 하여 볼을 형성시킨다.

이어 상기 캐필러리를 제 2 반도체 칩(14)의 패드(15) 상면으로 이동시키고 와이어 클램프(도시 생략)에 의해 만들어진 볼은 상기 패드(15)에 밀착함과 동시에캐필러리로 본딩 에너지, 즉 본딩 포스(bonding force), 본딩 시간(bonding time)이 전달되어지고 그것에 의해 볼 본딩(16)이 형성된다.

이어 와이어 클램프가 열리고 캐필러리가 루프 높이(H)까지 움직이면서 와이어 루프(wire loop)를 형성하고, 그리고 와이어 루프 길이만큼 와이어(17)를 피드 (feed)하면서 이 피드된 와이어(17)는 루핑(looping)에 관한 파라미터에 따라 디포메이션(deformation)된다.

이어 와이어 루프를 형성시키기 위해 디포메이션 된 와이어(17)를 캐필러리가 끌고 PCB기판(11)의 돌출 영역(12)으로 이동하여 상기 제 2 반도체 칩(14)의 모서리 부분에 접촉하지 않도록 스티치 본딩(12b)을 실시한다.

이와 같은 캐필러리에 일정 방전 전압을 공급하고 동시에 본딩하고자 하는 칩 패드(15) 및 구리 도금층(12a)에도 열을 공급하여 볼 본딩(16)을 먼저 실시하고 이어 스티치 본딩(12b)을 진행한다.

여기서 상기 볼 본딩(16)과 스티치 본딩(12b) 사이에 일정 루프 높이(H)로 와이어 루프가 형성된다

이 때 상기 PCB 기판(11)의 표면에 형성된 돌출 영역(12)은 그 높이가 제 1 반도체 칩(13)과 동일하거나 그 이하이다.

여기서 칩 스케일 패키지(Chip Scale Package;CSP)에 이용되는 상기 제 1,2 반도체 칩(13)은 예를 들면 7 mil의 두께를 갖고 있으며, 이에 따라 상기 돌출 영역(12)은 7 mil의 두께이거나 그 이하의 두께를 갖고 형성된다.

또한 상기 제 1 반도체 칩(13)과 제 2 반도체 칩(14)은 서로 다른 크기를 갖고 있다.

이와 같이 스티치 본딩(12b)이 이루어지는 돌출 영역(12) 때문에 제 2 반도체 칩(14)의 모서리와 와이어(17) 루프가 접촉할 가능성이 감소되어 충분한 공간을 확보하고, 종래기술과 달리 와이어(17) 루프가 형성되는 최대 높이에 대한 여유도가 향상된다.

즉 패키지의 최상면(B)에 대해 와이어 루프의 높이(H)를 자유롭게 조절할 수 있으며 볼 본딩(16), 다시 말하면 본딩 패드와 스티치 본딩(12b) 사이에 와이어 루프 경사각(θ)을 완만하게 한다.

상기와 같은 본 고안에 따른 반도체 패키지는 다음과 같은 효과가 있다.

첫째, 와이어 루프 경사각(θ)을 완만하게 형성할 수 있기 때문에 반도체 칩과 와이어 사이의 공간을 충분히 확보하여 반도체 칩과 와이어간 쇼트를 방지할 수 있다.

둘째, 루프 높이(H)를 자유롭게 조절할 수 있으므로 패키지의 최상면에 대한 루프 형성의 여유도를 증가시킬 수 있는 효과가 있다.

Claims (2)

1. 스티치 본딩이 이루어진 돌출 영역을 포함하는 PCB 기판,

   상기 돌출 영역을 제외한 PCB 기판 표면에 부착된 제 1 반도체 칩,

   상기 제 1 반도체 칩의 상면에 부착되고 볼 본딩이 이루어진 제 2 반도체 칩을 포함하여 구성됨을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서,

   상기 돌출 영역의 표면에 형성된 구리 도금층을 더 포함하는 것을 특징으로 하는 반도체 패키지.