KR940007974B1 - 전자회로 - Google Patents
전자회로 Download PDFInfo
- Publication number
- KR940007974B1 KR940007974B1 KR1019900013546A KR900013546A KR940007974B1 KR 940007974 B1 KR940007974 B1 KR 940007974B1 KR 1019900013546 A KR1019900013546 A KR 1019900013546A KR 900013546 A KR900013546 A KR 900013546A KR 940007974 B1 KR940007974 B1 KR 940007974B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- input
- output
- transistors
- bias
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45094—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45011—Indexing scheme relating to differential amplifiers the addition of two signals being made in a source degeneration circuit of a current mirror for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45076—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added to or controls the differential amplifier, and being a current signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45188—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more current sources in the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 종래 기술의 증폭기의 회로 다이어그램
제 2 도는 본 발명의 한 실시예인 회로 다이어그램
* 도면의 주요부분에 대한 부호의 설명
10 : 입력단 Q1 내지 Q11 : 트랜지스터
12 : 캐스코우드단 R1 내지 R5 : 저항기
16 : 전류미러
본 발명은 전자 회로에 관한 것으로, 본 실시예에서는, 입력단에서 바이어스 또는 정지 전류 출력단에서 전류를 감지하는 한 전류미러에 의해 정밀하게 제어되는 한 폴드형(folded) 캐스코우드 차동 입력단을 구비하는 형태의 연산증폭기에 관한 것이다.
폴드형 캐스코우드 차동단들은 몇몇의 이유로 단일 공급, 저전압, 집적회로 연산증폭기들에 이용될 수 있는데, 그 차동단들은 가) 넓은 공통-모드 입력전압 범위를 조정할 수 있고, 나) 전압 전환과 차동단측(differential to single-ended) 전류변환 모두를 제공할 수 있으며, 다) 한 집적회로에 일체되도록 쉽게 감소시킬 수 있음을 동시에 공급 전압의 넓은 범위를 통해 동작할 수 있는 능력을 갖는다.
종래 기술의 연산증폭기에 있어서, 그 바이어스 전류 레벨들은 입력단에 접속된 전류원(Is)과 차동단측 출력단에 접속된 바이어스 전압(VB)에 의해 결정된다. 그러나, 전류(Is)에서 변화시키는 직접 효과로 인하여 전류(Is)의 발생은 출력단의 전류(I2)에 영향을 준다는 점을 주의해야 한다. 그 전류(Is)가 너무 크게 된다면, 전류(I2)는 제로가 될 수 있다. 역으로, 전류(Is)가 너무 작게 된다면, 그 입력단의 차동 전류는 출력단의 오정합 전류들과 비교할때 중요시 될 정도로 충분히 크게 되지 못한다. 그들 조건들은 전류(I2)에 관련된 전류(Is)에 따라 유리하게, 보다 높고 보다 낮은 범위에서 동작시킨다.
전류(Is)의 값은 전류(I2)의 소정의 값과 같게 되어야 한다. 전형적으로, 전류(Is)의 전류원은 저항기들을 포함하는 "위들러(Widlar)"전류원이기 때문에, 전류(Is)와 전류(I2) 사이의 정밀한 관계를 유지하기에는 어렵게 되어 있다.
본 발명에 따른 한 회로는 청구항의 제 1 항의 특징부로 정의된 그들 특정에 의해 종래 기술보다 더 진보성을 갖는다. 상기 구성은 전류(I2)가 독립된 값으로 설정되도록 허용하는데, 바람직하게는 단지 바이어스 전압(VB)과 출력단의 저항기들에만 기초로하여 그 전류(I2)가 독립된 값으로 설정되도록 허용한다.
본 발명의 한 실시예는 첨부된 도면을 참고로하여 설명을 통해 아래에 기술되어 있다.
우선, 제1a도에 도시된 종래 기술의 증폭회로를 살펴보면, 일반적으로 도면부호(10)로 표시된 한 입력단에는 차동 입력전압(ΔVin)이 인가되는데, 그 입력단은 전류원(I1)으로부터 한 전류(Is)에 의해 바이어스되는 공통 에미터 차동 트랜지스터쌍(Q1 및 Q2)을 포함한다. 한 차동 전류(ΔIin)는 차동 입력전압으로부터 유도되어 트랜지스터(Q1 및 Q2)의 콜렉터들을 통해 흐르는 전류들에 나타난다. 트랜지스터(Q1 및 Q2)를 통해 흐르는 전류들은 일반적으로 도면부호(12)로 표시된 폴드형 캐스코우드단(12)에 인가된다. 그 캐스코우드단(12)은 한쌍의 등가 저항기(R1 및 R2)와 두개의 트랜지스터(Q3 및 Q4)를 구비한다. 그 폴드형 캐스코우드단(12)의 동작은 한 차동 전류(ΔI2)를 발생시켜 그 차동 전류를 트랜지스터(Q3 및 Q4)의 콜렉터 전류들에 나타나도록 한다. 그들 전류들은 일반적으로 도면부호(16)로 표시된 전류미러에 인가되는데, 그 전류미러(16)는 트랜지스터(Q5 및 Q6)에 의해 형성되고, 그 동작은 출력 노드에서 차동 단측 변환을 일으켜서 한 전류(2ΔI2)를 증폭기의 다음 단(도시하지 않음)으로 통과하도록 한다.
명백히 알 수 있듯이, 제1a도의 회로내의 바이어스 전류 레벨들은 전류원(2Is)과 바이어스 전압원(VB)에 의해 결정된다. 트랜지스터(Q1 및 Q2)는 그 전류(2Is)를 동일하게 분할하여, 차동 입력전압(ΔVin)이 제로가 될때 그들 트랜지스터 각각을 통해 한 전류(Is)가 흐르도록 한다. 제1a도에서 I2로 표시된 전류, 즉, 트랜지스터(Q3 및 Q4)내의 전류들은 저항기(R1 및 R2)에 흐르는 전류로부터 입력단(10)이 콜렉터 전류들(Is)을 감산하여 결정된다. 저항기(R1 및 R2)에 흐르는 전류들은 전압원(VB)에서 트랜지스터(Q3 및 Q4)의 베이스-에미터 강하 전압을 공제하여 결정되며, 그 전류는 제1a도에 전류(I1)로서 도시되어 있다.
상기와 같은 형태의 차동단의 동작에 영향을 미치는 중요한 변수는 전체의 상호 컨덕턴스인데, 즉, 차동 입력전압(ΔVin)에 대한 출력 전류(ΔIout)의 비율이다. 제1a도의 회로에 대한 소전류 노드 방정식의 계산은 다음과 같은 전체의 상호 인덕턴스(Gm)의 결과로서 나타난다.
여기서, R1=R2
re1=re2=Q1 및 Q2의 동적 에미터 저항
re3=re4=Q3 및 Q4의 동적 에미터 저항.
한 바이폴라 접합 트랜지스터 동적 에미터 저항은 다음과 같이 나타낸다.
여기서, k=볼츠만 상수(1.38×10-23주울/。K
T=절대온도(degrees kelvin),,
q=전하량(1.6×10-19클롱) 및,
Ie=트랜지스터의 에미터 바이어스 전류이다.
그 증폭기의 동작 상태를 통해 일정한 전체의 상호 인덕턴스를 유지하기 위해서는 트랜지스터(Q1 내지 Q4)의 동적 에미터 저항들(re들)이 제어되어야 한다. 각각의 트랜지스터내의 각각의 에미터 바이어스 전류 레벨들에 의해 동적 에미터 저항들이 설정되기 때문에, 그들 전류들이 예측 가능하고 반복 가능한 형태로 설정되는 것이 바람직하다. 또한, 식(2)에서 re의 관계식으로부터, 절대온도에 비례한 트랜지스터의 에미터 전류를 형성하여, 그 소자의 작동 온도 범위를 통해 re내의 변화는 최소가 된다. 그후, 상기로 인하여 온도에 대한 전체의 상호 인덕턴스(Gm)를 감소시킬 것이다.
제1b도는, 온도와 관계없이 상호 인덕턴스를 형성하기 위해 에미터 전류들이 절대온도에 비례하게 되도록 그 회로를 바이어스하는 방법을 도시한 회로도이다. 그 트랜지스터들(Q7 내지 Q8)과 저항기(R3 및 R4)은 절대온도에 비례한 전류(2Is)를 제공하기 위해 "위들러(Widlar)"전류원을 형성한다. 다이오드-접속된 트랜지스터(9)와 저항기(R5)는 바이어스 전류(VB)을 발생하기 위해 이용된다. 차동 증폭단(10)내에 2개의 전류(Is)이 절대온도에 비례하여 유지되는 동안, 출력단(12)내의 두 전류들(I2) 또한 절대온도에 비례하게 된다. 바이어스 전압(VB)에 대해 비교적 저전압을 이용하면 저전압에서 그 회로의 동작을 또한 개선한다.
그러나, 바이어스 전압(VB)이 Vcc 전압 이하로 다이오드 드롭에 셋트될때 전류(Is)에서 변화시키는 직접 효과로 인하여 전류(2Is)의 발생은 전류(I2)에 영향을 준다는 점을 주의해야 한다. 그 전류(Is)가 너무 크게 된다면, 전류(I2)는 매우 낮은 값으로 감소될 수 있고, 상호 컨덕턴스(Gm)는 영향을 받게 될 것이다.
역으로, 전류(Is)가 너무 작게 된다면, 그 차동 전류(ΔI1)는 트랜지스터(Q3 및 Q4)내의 전위 오정합 전류들과 비교할때 중요시될 정도로 충분히 크게 되지 않는다. 그들 조건들은 전류(I2)에 관련된 전류(Is)에 따라 보다 높고 보다 낮은 범위에서 동작시킨다. 유리하게, 전류(Is)의 값은 전류(I2)의 소정의 값과 같게 선택되어야 한다.
제1b도의 "위들러"전류원은 큰 저항값을 사용하지 않고 전류(Is)에 대한 작은 값을 발생할 수 있는 장점을 가지고 있지만, 전류(Is)와 전류(I2) 사이의 정밀한 관계를 유지하는 것은 보다 어렵게 되어 있다.
본 발명의 한 실시예는 제 2 도에 도시되어 있는데, 그 실시예는 전류(I2) 값의 2배인 값으로 전류(2Is)를 진행시키기 위한 수단을 제공하여 상기 문제점을 해결하므로서, 단지 바이어스 전압(VB)과 저항기(R1 및 R2)의 값을 기초로 하여 하나의 독립된 값으로서 그 전류(I2)가 설정되도록 허용한다. 상기는 트랜지스터(Q5 및 Q6)로부터 전류(I2)를 합하고, 트랜지스터(Q10 및 Q11)에 의해 형성된 표준 전류미러에 의해 상기 합해진 전류와 같은 2Is의 전류를 발생하여 성취된다. 상기와 같은 방법의 장점은 그 전류(Is)와 전류(I2) 사이의 관계가 전류미러에 의해 정밀하게 유지되도록 하여, 전류(Is)내의 변화에 관계없이 그 전류(I2)가 설정되도록 허용한다.
그 결과 회로는 제1b도는 회로의 저항기(R3 및 R4)의 필요성을 제거하여 보다 단순한 전체 회로를 얻는다.
제 2 도에 도시되어 개선된 차동단에 있어서, 그 트랜지스터(Q10 및 Q11)는 이전에 설명한 것처럼 두 전류(I2)의 합계로부터 전류(Is)를 발생하기 위해 한 표준 전류미러를 형성한다. 그 전류(Is)가 전류(I2)와 같기 때문에, 저항기(R1 및 R2)에 흐르는 전류(I1)는 2I2와 동일하게 된다. 따라서, 모든 전류들은 저항기(R1 및 R2)의 적당한 값들과 바이어스 전압원(VB)을 선택하여 바람직하게 설정될 수 있다.
각각의 트랜지스터의 콜렉터, 또는 입력단자 : 에미터, 또는 출력단 및 : 베이스, 또는 공통 단자의 관계가 유지되는 다른 형태의 트랜지스터가 이용될 수 있음을 명백히 알 수 있다.
Claims (4)
- 차동 입력단(10) 및 분리된 단축 출력단(12, 16)과, 그 입력 및 출력단들에 바이어스 전류들을 설정하기 위한 바이어스 수단(Q9, R1, R2)을 구비하는 회로에 있어서, 한 입력 전류 경로(Q11) 및 출력 전류 경로(Q10)를 포함하는 제 1 전류미러(Q10, Q11)와, 상기 입력 경로를 상기 출력단에 접속하고, 상기 출력 전류 경로를 상기 입력단에 접속하기 위한 수단을 포함하고, 상기 입력단에서 한 바이어스 전류(Is)가 출력단에서 한 바이어스 전류(I2)에 관계하여 제어가능하게 되는 것을 특징으로 하는 회로.
- 제 1 항에 있어서, 상기 입력단(10)은 제1 및 제 2 전류 경로(Q1, Q2)를 구비하고 ; 상기 출력단(12, 16)은 제3 및 제 4 전류 경로(Q3, Q5 ; Q4, Q6)를 구비하고 ; 상기 바이어스 수단(Q9, R1, R2)은 제1, 제2, 제3 및 제 4 전류 경로에 바이어스 전류들(Is, I2)을 설정하도록 되어 있고 ; 접속수단은 제3 및 제 4 전류 경로들의 조합된 바이어스 전류들을 갖는 입력 전류 경로(Q11)와, 상기 제1 및 제 2 전류 경로들의 조합된 바이어스 전류들을 갖는 출력 전류 경로(Q10)를 제공하도록 되어 있는 것을 특징으로 하는 회로.
- 제 2 항에 있어서, 상기 입력단(10)은 한 차동 증폭기로서 배열된 제1 및 제 2 트랜지스터(Q1, Q2)를 구비하고 ; 상기 출력단은 제3 및 제 4 트랜지스터(Q3, Q4)를 구비하고 ; 한 제 1 저항기(R1)는 제 1 트랜지스터(Q1)의 한 입력과 제 3 트랜지스터(Q3)의 한 출력을 한 전압원(Vcc)에 접속하기 위해 제공되고 ; 한 제 2 저항기(R2)는 제 2 트랜지스터(Q2)의 한 입력과 제 4 트랜지스터(Q4)의 한 출력을 상기 전압원(Vcc)에 접속하기 위해 제공되고 ; 상기 바이어스 수단(Q9)은 제1 및 제 2 저항기(R1, R2)에서 동일한 바이어스 전류(I1)를 설정하도록 되어 있고 ; 상기 제 1 전류미러는 제7 및 제 8 트랜지스터(Q10 , Q11)를 구비하고 ; 상기 출력단은 제3 및 제 4 트랜지스터(Q3 , Q4)에 접속된 제5 및 제 6 트랜지스터(Q5 , Q6)를 포함하는 제 2 전류미러(16)를 구비하고 ; 상기 제 2 전류미러의 제 8 트랜지스터(Q11)는 한 다이오드로서 배열되어 제3 및 제 4 트랜지스터(Q3, Q4)의 조합된 입력 전류를 수신하기 위해 제 1 전류미러(16)에 접속되고 ; 제 7 트랜지스터(Q10)는 제1 및 제 2 트랜지스터(Q1, Q2)의 출력들에 접속된 것을 특징으로 하는 회로.
- 제 3 항에 있어서, 상기 하나 또는 그 이상의 트랜지스터들은 에미터, 콜렉터 및 베이스 단자를 구비하고 ; 상기 에미터 단자는 출력이 되고, 콜렉터 단자는 입력이 되며, 그 베이스 단자는 공통 단자가 되는 것을 특징으로 하는 회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US401205 | 1989-08-31 | ||
US401,205 | 1989-08-31 | ||
US07/401,205 US4959622A (en) | 1989-08-31 | 1989-08-31 | Operational amplifier with precise bias current control |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005552A KR910005552A (ko) | 1991-03-30 |
KR940007974B1 true KR940007974B1 (ko) | 1994-08-31 |
Family
ID=23586794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900013546A KR940007974B1 (ko) | 1989-08-31 | 1990-08-30 | 전자회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4959622A (ko) |
EP (1) | EP0415620B1 (ko) |
JP (1) | JPH0393306A (ko) |
KR (1) | KR940007974B1 (ko) |
DE (1) | DE69031675T2 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091701A (en) * | 1990-10-15 | 1992-02-25 | Analog Devices, Inc. | High efficiency cross-coupled folded cascode circuit |
US5809410A (en) * | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
US5583425A (en) * | 1993-07-21 | 1996-12-10 | National Semiconductor Corporation | Voltage comparator with controlled output current proportional to difference voltage |
US5686823A (en) * | 1996-08-07 | 1997-11-11 | National Semiconductor Corporation | Bandgap voltage reference circuit |
US5939944A (en) * | 1997-12-16 | 1999-08-17 | Burr-Brown Corporation | NPN push-pull output stage with folded cascode JFETs |
US6058144A (en) * | 1998-04-03 | 2000-05-02 | Nortel Networks Corporation | Multi-GB/S data pulse receiver |
US6882185B1 (en) * | 1998-07-02 | 2005-04-19 | Qualcomm, Incorporated | Exponential current generator and method |
US6822505B1 (en) * | 1999-12-27 | 2004-11-23 | Texas Instruments Incorporated | Mobility compensation in MOS integrated circuits |
FR2818465B1 (fr) * | 2000-12-14 | 2003-03-07 | St Microelectronics Sa | Amplificateur compact a gain ajustable |
ITMI20021336A1 (it) * | 2002-06-17 | 2003-12-17 | St Microelectronics Srl | Dispositivo per la conversione di un segnale differenziale in un segnale singolo |
US6946896B2 (en) * | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
FR2866764A1 (fr) * | 2004-02-25 | 2005-08-26 | St Microelectronics Sa | Circuit d'amplification de puissance et amplificateur operationnel l'incorporant |
US20070252648A1 (en) * | 2006-04-26 | 2007-11-01 | Luca Ravezzi | Operational amplifier |
US8085093B2 (en) * | 2009-12-02 | 2011-12-27 | Analog Devices, Inc. | Differentially compensated input pair |
US8912849B2 (en) | 2013-04-30 | 2014-12-16 | Mstar Semiconductor, Inc. | Adaptive operational amplifier bias current |
JP6890629B2 (ja) * | 2019-05-08 | 2021-06-18 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 差動アンプ |
CN114513177B (zh) * | 2021-12-31 | 2023-03-24 | 贵州振华风光半导体股份有限公司 | 一种基于双极型放大器的超低偏置电流设计方法及其电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1158416A (en) * | 1965-12-13 | 1969-07-16 | Ibm | Transistor Amplifier |
JPS5757010A (en) * | 1981-07-30 | 1982-04-06 | Matsushita Electric Ind Co Ltd | Amplifier |
US4525663A (en) * | 1982-08-03 | 1985-06-25 | Burr-Brown Corporation | Precision band-gap voltage reference circuit |
JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
JPH0624299B2 (ja) * | 1987-07-07 | 1994-03-30 | 日本電気株式会社 | 演算増幅回路 |
US4857862A (en) * | 1988-04-06 | 1989-08-15 | Analog Devices, Incorporated | High-gain IC amplifier |
-
1989
- 1989-08-31 US US07/401,205 patent/US4959622A/en not_active Expired - Lifetime
-
1990
- 1990-08-20 EP EP90309088A patent/EP0415620B1/en not_active Expired - Lifetime
- 1990-08-20 DE DE69031675T patent/DE69031675T2/de not_active Expired - Fee Related
- 1990-08-30 KR KR1019900013546A patent/KR940007974B1/ko not_active IP Right Cessation
- 1990-08-31 JP JP2232263A patent/JPH0393306A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0415620A2 (en) | 1991-03-06 |
EP0415620B1 (en) | 1997-11-05 |
US4959622A (en) | 1990-09-25 |
KR910005552A (ko) | 1991-03-30 |
DE69031675T2 (de) | 1998-03-05 |
EP0415620A3 (en) | 1991-06-12 |
JPH0393306A (ja) | 1991-04-18 |
DE69031675D1 (de) | 1997-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007974B1 (ko) | 전자회로 | |
US4506208A (en) | Reference voltage producing circuit | |
JP4523168B2 (ja) | 線形化増幅器コア | |
JPH0121642B2 (ko) | ||
JPH098569A (ja) | 差動増幅回路 | |
JPH0714135B2 (ja) | フィルタ回路 | |
KR100284632B1 (ko) | 공통-모드 신호 센서 | |
JPH10150332A (ja) | 差動回路 | |
IE54144B1 (en) | Differential amplifier with improved linear amplification | |
JP3959040B2 (ja) | チューニング回路付きトランスコンダクタ | |
JPH0247883B2 (ko) | ||
JP2022139688A (ja) | バンドギャップ型基準電圧発生回路 | |
JP2748414B2 (ja) | 電圧源回路 | |
JPS6213844B2 (ko) | ||
JP2694767B2 (ja) | 積分器 | |
JP2004030041A (ja) | 電流源回路 | |
JP2002525738A (ja) | 電圧及び/又は電流基準回路 | |
US4254381A (en) | Balanced-to-single-ended signal converters | |
JPH02253319A (ja) | 基準電圧回路 | |
JP3129071B2 (ja) | 電圧制御増幅器 | |
JP3058998B2 (ja) | 半導体集積回路装置 | |
KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
JP3406468B2 (ja) | 定電圧発生回路 | |
KR920000729B1 (ko) | 트랜지스터 차동회로의 전류 제어회로 | |
JPH01126816A (ja) | 広帯域可変利得増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |