JP3406468B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP3406468B2 JP3406468B2 JP33465696A JP33465696A JP3406468B2 JP 3406468 B2 JP3406468 B2 JP 3406468B2 JP 33465696 A JP33465696 A JP 33465696A JP 33465696 A JP33465696 A JP 33465696A JP 3406468 B2 JP3406468 B2 JP 3406468B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- current mirror
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【0001】
【発明の属する技術分野】本発明はバンドギャップリフ
アレンス回路(以下、BG回路という)を利用した定電
圧発生回路に関し、特に電源電圧の変動の影響を受けに
くくしたものである。
アレンス回路(以下、BG回路という)を利用した定電
圧発生回路に関し、特に電源電圧の変動の影響を受けに
くくしたものである。
【0002】
【従来の技術】BG回路から得られるバンドギャップ電
圧は温度変化の影響を受けにくいので、その電圧から所
望の電圧を得る定電圧発生回路が多用される。しかし、
BG回路は電源電圧VCCの変動の影響を受けやすい欠点
がある。図2は一般的なBG回路の回路図を示すが、こ
のBG回路はベースを互いに接続されたマルチエミッタ
のトランジスタQ1及びトランジスタQ2、トランジス
タQ1とトランジスタQ2のエミッタに接続された抵抗
R3、R4から形成され、両方のトランジスタのコレク
タ電流が等しく、トランジスタQ2の負の温度係数を打
ち消すように抵抗R3、R4の値が選ばれた場合に端子
3にバンドギャツプ電圧VBGが得られる。トランジスタ
Q20とトランジスタQ21は、トランジスタQ1とト
ランジスタQ2に等しい電流を流すためのカレントミラ
ー回路を形成する。
圧は温度変化の影響を受けにくいので、その電圧から所
望の電圧を得る定電圧発生回路が多用される。しかし、
BG回路は電源電圧VCCの変動の影響を受けやすい欠点
がある。図2は一般的なBG回路の回路図を示すが、こ
のBG回路はベースを互いに接続されたマルチエミッタ
のトランジスタQ1及びトランジスタQ2、トランジス
タQ1とトランジスタQ2のエミッタに接続された抵抗
R3、R4から形成され、両方のトランジスタのコレク
タ電流が等しく、トランジスタQ2の負の温度係数を打
ち消すように抵抗R3、R4の値が選ばれた場合に端子
3にバンドギャツプ電圧VBGが得られる。トランジスタ
Q20とトランジスタQ21は、トランジスタQ1とト
ランジスタQ2に等しい電流を流すためのカレントミラ
ー回路を形成する。
【0003】ところが、バンドギャップ電圧VBGが得ら
れている時の回路は、ダイオード接続されたトランジス
タQ21のコレクタ・エミッタ間電圧がそのベース・エ
ミッタ間電圧を0.6Vとすると(VCC−0.6)、トランジスタ
Q20のコレクタ・エミッタ間電圧が(VCC−VBG)で表さ
れるように異なった電圧である。したがって、端子1に
加えられる電源電圧VCCが上下に変動する場合には、ト
ランジスタQ20とトランジスタQ21のエミッタ・コ
レクタ間電圧は異なった状態で変化し、アーリー効果に
よりカレントミラー回路の精度が悪くなる。
れている時の回路は、ダイオード接続されたトランジス
タQ21のコレクタ・エミッタ間電圧がそのベース・エ
ミッタ間電圧を0.6Vとすると(VCC−0.6)、トランジスタ
Q20のコレクタ・エミッタ間電圧が(VCC−VBG)で表さ
れるように異なった電圧である。したがって、端子1に
加えられる電源電圧VCCが上下に変動する場合には、ト
ランジスタQ20とトランジスタQ21のエミッタ・コ
レクタ間電圧は異なった状態で変化し、アーリー効果に
よりカレントミラー回路の精度が悪くなる。
【0004】
【発明が解決しようとする課題】本発明の課題は、電源
電圧が変動してもBG回路の二つのトランジスタには等
しい電流が流れ、電源電圧の変動の影響を受けることな
くバンドギャツプ電圧V BGを得ることのできる定電圧発
生回路を提供することにある。
電圧が変動してもBG回路の二つのトランジスタには等
しい電流が流れ、電源電圧の変動の影響を受けることな
くバンドギャツプ電圧V BGを得ることのできる定電圧発
生回路を提供することにある。
【0005】
【課題を解決するための手段】本発明の定電圧発生回路
は、互いのベースが共通接続された第1と第2のトラン
ジスタを内蔵し、該第1と第2のトランジスタの各コレ
クタ電流を等しくすることにより該ベースの共通接続点
からバンドギャップ電圧を得るバンドギャップリファレ
ンス回路と、 その主電流路が該第1のトランジスタの
主電流路に縦続接続された第3のトランジスタと、 そ
の主電流路が該第2のトランジスタの主電流路に縦続接
続され、そのベースが該第3のトランジスタのベースと
共通接続された第4のトランジスタと、 2つの出力端
を有し、その入力端が該第3のトランジスタに接続され
た第1のカレントミラー回路と、 2つの出力端を有
し、その入力端が該第4のトランジスタに接続された第
2のカレントミラー回路と、該第1と第2のカレントミ
ラー回路の能動負荷として該第1と第2のカレントミラ
ー回路の各第1の出力端に接続された第3のカレントミ
ラー回路と、 その入力端が該第3のカレントミラー回
路の出力端に接続され、その出力端が該第1と第2のカ
レントミラー回路の各第2の出力端の共通接続点に接続
されたエミッタ接地増幅回路と、 その入力端が該エミ
ッタ接地増幅回路の出力端と該第1と第2のカレントミ
ラー回路の各第2の出力端の共通接続点に接続された第
1のエミッタフォロワ回路と、 該第1のエミッタフォ
ロワ回路の出力端に負荷として接続された定電流源と、
その入力端が該第1のエミッタフォロワ回路の出力端
と該定電流源の共通接続点に接続され、その出力端が該
第3と第4のトランジスタの各ベースの共通接続点に接
続され、該出力端子から所望の電圧が得られる第2のエ
ミッタフォロワ回路と、 該第2のエミッタフォロワ回
路の出力端に負荷として直列接続され、互いの共通接続
点が該第1と第2のトランジスタの各ベースの共通接続
点に接続された第1と第2の抵抗と、 を具備すること
を特徴とする。
は、互いのベースが共通接続された第1と第2のトラン
ジスタを内蔵し、該第1と第2のトランジスタの各コレ
クタ電流を等しくすることにより該ベースの共通接続点
からバンドギャップ電圧を得るバンドギャップリファレ
ンス回路と、 その主電流路が該第1のトランジスタの
主電流路に縦続接続された第3のトランジスタと、 そ
の主電流路が該第2のトランジスタの主電流路に縦続接
続され、そのベースが該第3のトランジスタのベースと
共通接続された第4のトランジスタと、 2つの出力端
を有し、その入力端が該第3のトランジスタに接続され
た第1のカレントミラー回路と、 2つの出力端を有
し、その入力端が該第4のトランジスタに接続された第
2のカレントミラー回路と、該第1と第2のカレントミ
ラー回路の能動負荷として該第1と第2のカレントミラ
ー回路の各第1の出力端に接続された第3のカレントミ
ラー回路と、 その入力端が該第3のカレントミラー回
路の出力端に接続され、その出力端が該第1と第2のカ
レントミラー回路の各第2の出力端の共通接続点に接続
されたエミッタ接地増幅回路と、 その入力端が該エミ
ッタ接地増幅回路の出力端と該第1と第2のカレントミ
ラー回路の各第2の出力端の共通接続点に接続された第
1のエミッタフォロワ回路と、 該第1のエミッタフォ
ロワ回路の出力端に負荷として接続された定電流源と、
その入力端が該第1のエミッタフォロワ回路の出力端
と該定電流源の共通接続点に接続され、その出力端が該
第3と第4のトランジスタの各ベースの共通接続点に接
続され、該出力端子から所望の電圧が得られる第2のエ
ミッタフォロワ回路と、 該第2のエミッタフォロワ回
路の出力端に負荷として直列接続され、互いの共通接続
点が該第1と第2のトランジスタの各ベースの共通接続
点に接続された第1と第2の抵抗と、 を具備すること
を特徴とする。
【0006】
【発明の実施の形態】本発明の定電圧発生回路は、BG
回路の二つのトランジスタが夫々別の第1と第2のカレ
ントミラー回路から電流を供給され、しかも第1と第2
のカレントミラー回路が共通の能動負荷として第3のカ
レントミラー回路に接続することにより該トランジスタ
に等しい電流が流れ易くしてある。また、第3のカレン
トミラー回路はエミッタ接地増幅回路、第1と第2のエ
ミッタフォロア回路に順次接続され、第3のカレントミ
ラー回路からのダブルエンドの出力はシングルエンドの
出力として取り出される。そして、第3のカレントミラ
ー回路に接続するこれらの回路により、BG回路の二つ
のトランジスタに供給される電流に差を生じないように
該BG回路に負帰還が掛けられる。
回路の二つのトランジスタが夫々別の第1と第2のカレ
ントミラー回路から電流を供給され、しかも第1と第2
のカレントミラー回路が共通の能動負荷として第3のカ
レントミラー回路に接続することにより該トランジスタ
に等しい電流が流れ易くしてある。また、第3のカレン
トミラー回路はエミッタ接地増幅回路、第1と第2のエ
ミッタフォロア回路に順次接続され、第3のカレントミ
ラー回路からのダブルエンドの出力はシングルエンドの
出力として取り出される。そして、第3のカレントミラ
ー回路に接続するこれらの回路により、BG回路の二つ
のトランジスタに供給される電流に差を生じないように
該BG回路に負帰還が掛けられる。
【0007】
【実施例】以下、本発明の定電圧発生回路の実施例を示
す回路図である図1を参照しながら説明する。なお、図
2と同一部分は同じ符号を付与してある。図1におい
て、マルチエミッタの第1のトランジスタQ1と第2の
トランジスタQ2はベースを接続され、エミッタは抵抗
R3を介して接続され、トランジスタQ2のエミッタが
抵抗R4を介して接地されている。これらの回路素子
は、BG回路を形成している。ベースを互いに接続され
た第3のトランジスタQ3と第4のトランジスタQ4の
エミッタが夫々トランジスタQ1とトランジスタQ2の
コレクタに接続されている。つまり、トランジスタQ3
とトランジスタQ4はトランジスタQ1とトランジスタ
Q2に縦続接続されている。
す回路図である図1を参照しながら説明する。なお、図
2と同一部分は同じ符号を付与してある。図1におい
て、マルチエミッタの第1のトランジスタQ1と第2の
トランジスタQ2はベースを接続され、エミッタは抵抗
R3を介して接続され、トランジスタQ2のエミッタが
抵抗R4を介して接地されている。これらの回路素子
は、BG回路を形成している。ベースを互いに接続され
た第3のトランジスタQ3と第4のトランジスタQ4の
エミッタが夫々トランジスタQ1とトランジスタQ2の
コレクタに接続されている。つまり、トランジスタQ3
とトランジスタQ4はトランジスタQ1とトランジスタ
Q2に縦続接続されている。
【0008】トランジスタQ7、Q8、Q9は第1のカ
レントミラー回路11を形成しており、エミッタは共通
に電源電圧VCCの加えられる端子1に接続され、入力端
であるトランジスタQ9のコレクタはトランジスタQ3
のコレクタに接続される。カレントミラー回路11はト
ランジスタQ1の能動負荷として接続される。トランジ
スタQ10、Q11、Q12は第2のカレントミラー回
路12を形成し、エミッタは共通に端子1に接続され、
入力端であるトランジスタQ10のコレクタはトランジ
スタQ4のコレクタに接続される。カレントミラー回路
12はトランジスタQ2の能動負荷として接続される。
カレントミラー回路11とカレントミラー回路12の一
つの出力端であるトランジスタQ8、Q11のコレクタ
は、夫々トランジスタQ13、Q14のコレクタに接続
される。
レントミラー回路11を形成しており、エミッタは共通
に電源電圧VCCの加えられる端子1に接続され、入力端
であるトランジスタQ9のコレクタはトランジスタQ3
のコレクタに接続される。カレントミラー回路11はト
ランジスタQ1の能動負荷として接続される。トランジ
スタQ10、Q11、Q12は第2のカレントミラー回
路12を形成し、エミッタは共通に端子1に接続され、
入力端であるトランジスタQ10のコレクタはトランジ
スタQ4のコレクタに接続される。カレントミラー回路
12はトランジスタQ2の能動負荷として接続される。
カレントミラー回路11とカレントミラー回路12の一
つの出力端であるトランジスタQ8、Q11のコレクタ
は、夫々トランジスタQ13、Q14のコレクタに接続
される。
【0009】エミッタを接地されたトランジスタQ1
3、Q14は、第3のカレントミラー回路13を形成
し、カレントミラー回路11とカレントミラー回路12
の能動負荷の役割をする。トランジスタQ15はエミッ
タ接地増幅回路15を形成しており、ベースをトランジ
スタQ14のコレクタに接続され、コレクタには互いに
接続されたトランジスタQ7、Q12のコレクタが負荷
として接続される。トランジスタQ7、Q12のコレク
タはカレントミラー回路11、12の夫々残りの出力端
であり、二つの出力端から電流の流れるトランジスタQ
15はエミッタ電流密度を周囲のトランジスタと同じに
するために二つのエミッタが設けてある。
3、Q14は、第3のカレントミラー回路13を形成
し、カレントミラー回路11とカレントミラー回路12
の能動負荷の役割をする。トランジスタQ15はエミッ
タ接地増幅回路15を形成しており、ベースをトランジ
スタQ14のコレクタに接続され、コレクタには互いに
接続されたトランジスタQ7、Q12のコレクタが負荷
として接続される。トランジスタQ7、Q12のコレク
タはカレントミラー回路11、12の夫々残りの出力端
であり、二つの出力端から電流の流れるトランジスタQ
15はエミッタ電流密度を周囲のトランジスタと同じに
するために二つのエミッタが設けてある。
【0010】直列接続するトランジスタQ5、Q6と第
4のカレントミラー回路14を形成するトランジスタQ
16、Q17は、第1のエミッタフォロア回路16を形
成する。入力端であるトランジスタQ5のベースがトラ
ンジスタQ15のコレクタに接続し、コレクタには電源
電圧VCCの端子1に接続する電流源S1が負荷として接
続する。トランジスタQ6のエミッタは接地され、ベー
スにはカレントミラー回路14の入力端であるトランジ
スタQ16のコレクタが接続する。カレントミラー回路
14の出力端であるトランジスタQ17のコレクタは、
トランジスタQ5のベースに接続し、エミッタは接地さ
れる。
4のカレントミラー回路14を形成するトランジスタQ
16、Q17は、第1のエミッタフォロア回路16を形
成する。入力端であるトランジスタQ5のベースがトラ
ンジスタQ15のコレクタに接続し、コレクタには電源
電圧VCCの端子1に接続する電流源S1が負荷として接
続する。トランジスタQ6のエミッタは接地され、ベー
スにはカレントミラー回路14の入力端であるトランジ
スタQ16のコレクタが接続する。カレントミラー回路
14の出力端であるトランジスタQ17のコレクタは、
トランジスタQ5のベースに接続し、エミッタは接地さ
れる。
【0011】トランジスタQ18、第1の抵抗R1、第
2の抵抗R2は第2のエミッタフォロワ回路17を形成
する。トランジスタQ18のコレクタは電源電圧VCCの
端子1に接続し、ベースはトランジスタQ5のエミッタ
に接続し、出力端であるエミッタは抵抗R1、R2を経
て接地されると共にトランジスタQ3、Q4のベースに
接続する。
2の抵抗R2は第2のエミッタフォロワ回路17を形成
する。トランジスタQ18のコレクタは電源電圧VCCの
端子1に接続し、ベースはトランジスタQ5のエミッタ
に接続し、出力端であるエミッタは抵抗R1、R2を経
て接地されると共にトランジスタQ3、Q4のベースに
接続する。
【0012】次に定電圧発生回路の動作を説明する。定
電圧発生回路では、BG回路の二つのトランジスタQ
1、Q2が同じように形成されたカレントミラー回路1
1、12から夫々電流を供給され、また、カレントミラ
ー回路11、12には共通のカレントミラー回路13が
負荷として接続するので、一つのカレントミラー回路か
ら電流を供給される図2の場合に比較してBG回路の二
つのトランジスタの電流は差を生じにくい。すなわち、
カレントミラー回路11、12からカレントミラー回路
13に流れる電流をIとすると、ダイオード接続された
トランジスタQ13のコレクタからベースには(2I/
β)の電流が流れる。したがって、トランジスタQ13
には(I−(2I/β))のコレクタ電流が流れる。
電圧発生回路では、BG回路の二つのトランジスタQ
1、Q2が同じように形成されたカレントミラー回路1
1、12から夫々電流を供給され、また、カレントミラ
ー回路11、12には共通のカレントミラー回路13が
負荷として接続するので、一つのカレントミラー回路か
ら電流を供給される図2の場合に比較してBG回路の二
つのトランジスタの電流は差を生じにくい。すなわち、
カレントミラー回路11、12からカレントミラー回路
13に流れる電流をIとすると、ダイオード接続された
トランジスタQ13のコレクタからベースには(2I/
β)の電流が流れる。したがって、トランジスタQ13
には(I−(2I/β))のコレクタ電流が流れる。
【0013】他方、エミッタ接地増幅回路15のトラン
ジスタQ15には(2I)のコレクタ電流が流れ、(2
I/β)のベース電流を引き込む。このことにより、ト
ランジスタQ14にも(I−(2I/β))のコレクタ
電流が流れる。なお、βはトランジスタQ13、Q1
4、Q15の電流増幅率である。このようにして、カレ
ントミラー回路11、12の電流が同じであることによ
り、BG回路の二つのトランジスタの電流は差を生じに
くい。また、縦続接続されたトランジスタQ3、Q4は
アーリー効果によるトランジスタQ1、Q2の特性の低
下を防止する。第3のカレントミラー回路13のダブル
エンドの出力は、エミッタ接地増幅回路15によりシン
グルエンドの出力に変換される。
ジスタQ15には(2I)のコレクタ電流が流れ、(2
I/β)のベース電流を引き込む。このことにより、ト
ランジスタQ14にも(I−(2I/β))のコレクタ
電流が流れる。なお、βはトランジスタQ13、Q1
4、Q15の電流増幅率である。このようにして、カレ
ントミラー回路11、12の電流が同じであることによ
り、BG回路の二つのトランジスタの電流は差を生じに
くい。また、縦続接続されたトランジスタQ3、Q4は
アーリー効果によるトランジスタQ1、Q2の特性の低
下を防止する。第3のカレントミラー回路13のダブル
エンドの出力は、エミッタ接地増幅回路15によりシン
グルエンドの出力に変換される。
【0014】さて、電源電圧VCCの変動によりトランジ
スタQ2のコレクタ電流がトランジスタQ1よりも多く
なり、バンドギャップ電圧VBGが得られなくなったと仮
定する。この時、トランジスタQ11のコレクタ電流は
トランジスタQ8よりも多くなる。トランジスタQ15
はベース電流が多くなりコレクタ電流も増加するが、そ
のコレクタ電流はトランジスタQ7とトランジスタQ1
2からの(2I)の電流によりほとんど変化しないので
エミッタフォロア回路16のトランジスタQ5のベース
電流が増加する。そして、トランジスタQ5のエミッタ
電流が増加するので、エミッタフォロア回路17のトラ
ンジスタQ18のベース電流が減少し、コレクタ電流も
減少するので接続点Pの電圧は低下する。
スタQ2のコレクタ電流がトランジスタQ1よりも多く
なり、バンドギャップ電圧VBGが得られなくなったと仮
定する。この時、トランジスタQ11のコレクタ電流は
トランジスタQ8よりも多くなる。トランジスタQ15
はベース電流が多くなりコレクタ電流も増加するが、そ
のコレクタ電流はトランジスタQ7とトランジスタQ1
2からの(2I)の電流によりほとんど変化しないので
エミッタフォロア回路16のトランジスタQ5のベース
電流が増加する。そして、トランジスタQ5のエミッタ
電流が増加するので、エミッタフォロア回路17のトラ
ンジスタQ18のベース電流が減少し、コレクタ電流も
減少するので接続点Pの電圧は低下する。
【0015】したがって、BG回路の電流が減少する。
電流が少なくなると、マルチエミッタのトランジスタQ
1のコレクタ電流がトランジスタQ2に比較して多く流
れる。このことは、トランジスタQ1はカレントミラー
回路11から電流を供給されるので、カレントミラー回
路11の電流が増加する方向に作用する。他方、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも少
なくなることによりバンドギャップ電圧VBGが得られな
くなる場合には、エミッタ接地増幅回路15、エミッタ
フォロア回路16、エミッタフォロア回路17が逆に動
作し、接続点Pの電圧が上昇することによりBG回路の
電流が増加する。BG回路の電流が増加すると、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも多
くなり、カレントミラー回路12の電流を増加する方向
に作用する。
電流が少なくなると、マルチエミッタのトランジスタQ
1のコレクタ電流がトランジスタQ2に比較して多く流
れる。このことは、トランジスタQ1はカレントミラー
回路11から電流を供給されるので、カレントミラー回
路11の電流が増加する方向に作用する。他方、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも少
なくなることによりバンドギャップ電圧VBGが得られな
くなる場合には、エミッタ接地増幅回路15、エミッタ
フォロア回路16、エミッタフォロア回路17が逆に動
作し、接続点Pの電圧が上昇することによりBG回路の
電流が増加する。BG回路の電流が増加すると、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも多
くなり、カレントミラー回路12の電流を増加する方向
に作用する。
【0016】このようにして、トランジスタQ1、Q2
のコレクタ電流は電源電圧VCCの変動にかかわらず、常
にバランスをとって等しく流れるように作用する。つま
り、抵抗R1、R2の接続点Pには常にバンドギャップ
電圧VBGが得られるように負帰還が掛けられ、そのバン
ドギャップ電圧VBGから抵抗R1、R2により設定され
る所望の電圧VOUT を端子2に得ることができる。な
お、カレントミラー回路14は、電流源S1からエミッ
タフォロア回路16に流れる電流を接地側に流し、その
電流がトランジスタQ5のベースを経て前段のトランジ
スタQ15に流れ込まないようにする。
のコレクタ電流は電源電圧VCCの変動にかかわらず、常
にバランスをとって等しく流れるように作用する。つま
り、抵抗R1、R2の接続点Pには常にバンドギャップ
電圧VBGが得られるように負帰還が掛けられ、そのバン
ドギャップ電圧VBGから抵抗R1、R2により設定され
る所望の電圧VOUT を端子2に得ることができる。な
お、カレントミラー回路14は、電流源S1からエミッ
タフォロア回路16に流れる電流を接地側に流し、その
電流がトランジスタQ5のベースを経て前段のトランジ
スタQ15に流れ込まないようにする。
【0017】
【発明の効果】以上述べたように、本発明の定電圧発生
回路はBG回路の二つのトランジスタに供給される電流
が同じになるように夫々にカレントミラー回路を接続し
てあり、該カレントミラー回路の電流に差を生ずる場合
にはその差をエミッタ接地増幅回路、第1と第2のエミ
ッタフォロア回路で検出して負帰還を掛けて第2のエミ
ッタフォロア回路の抵抗の接続点に常にバンドギャップ
電圧が得られるようにしてある。したがって、電源電圧
の変動等によりBG回路の二つのトランジスタに流れる
電流が変化しても出力端に得られる電圧はその影響を受
けることはなく安定した電圧を得ることができる。さら
に本発明の定電圧発生回路は、製造時におけるトランジ
スタの特性のばらつきの影響を受けにくい利点がある。
これは、BG回路を中心にして三つのカレントミラー回
路がほぼ対称に形成され、全体のトランジスタの特性が
そろっていればばらつきの影響が動作に現れにくいこと
による。集積回路として形成する場合、トランジスタの
特性は全体にそろった状態でばらつくので好都合であ
る。
回路はBG回路の二つのトランジスタに供給される電流
が同じになるように夫々にカレントミラー回路を接続し
てあり、該カレントミラー回路の電流に差を生ずる場合
にはその差をエミッタ接地増幅回路、第1と第2のエミ
ッタフォロア回路で検出して負帰還を掛けて第2のエミ
ッタフォロア回路の抵抗の接続点に常にバンドギャップ
電圧が得られるようにしてある。したがって、電源電圧
の変動等によりBG回路の二つのトランジスタに流れる
電流が変化しても出力端に得られる電圧はその影響を受
けることはなく安定した電圧を得ることができる。さら
に本発明の定電圧発生回路は、製造時におけるトランジ
スタの特性のばらつきの影響を受けにくい利点がある。
これは、BG回路を中心にして三つのカレントミラー回
路がほぼ対称に形成され、全体のトランジスタの特性が
そろっていればばらつきの影響が動作に現れにくいこと
による。集積回路として形成する場合、トランジスタの
特性は全体にそろった状態でばらつくので好都合であ
る。
【図1】 本発明の定電圧発生回路の実施例を示す回路
図である。
図である。
【図2】 従来のバンドギャップリフアレンス回路の回
路図である。
路図である。
11 第1のカレントミラー回路
12 第2のカレントミラー回路
13 第3のカレントミラー回路
15 エミッタ接地増幅回路
16 第1のエミッタフォロア回路
17 第2のエミッタフォロア回路
Claims (2)
- 【請求項1】 互いのベースが共通接続された第1と第
2のトランジスタを内蔵し、該第1と第2のトランジス
タの各コレクタ電流を等しくすることにより該ベースの
共通接続点からバンドギャップ電圧を得るバンドギャッ
プリファレンス回路と、 その主電流路が該第1のトランジスタの主電流路に縦続
接続された第3のトランジスタと、 その主電流路が該第2のトランジスタの主電流路に縦続
接続され、そのベースが該第3のトランジスタのベース
と共通接続された第4のトランジスタと、 2つの出力端を有し、その入力端が該第3のトランジス
タに接続された第1のカレントミラー回路と、 2つの出力端を有し、その入力端が該第4のトランジス
タに接続された第2のカレントミラー回路と、 該第1と第2のカレントミラー回路の能動負荷として該
第1と第2のカレントミラー回路の各第1の出力端に接
続された第3のカレントミラー回路と、 その入力端が該第3のカレントミラー回路の出力端に接
続され、その出力端が該第1と第2のカレントミラー回
路の各第2の出力端の共通接続点に接続されたエミッタ
接地増幅回路と、 その入力端が該エミッタ接地増幅回路の出力端と該第1
と第2のカレントミラー回路の各第2の出力端の共通接
続点に接続された第1のエミッタフォロワ回路と、 該第1のエミッタフォロワ回路の出力端に負荷として接
続された定電流源と、 その入力端が該第1のエミッタフォロワ回路の出力端と
該定電流源の共通接続点に接続され、その出力端が該第
3と第4のトランジスタの各ベースの共通接続点に接続
され、該出力端子から所望の電圧が得られる第2のエミ
ッタフォロワ回路と、 該第2のエミッタフォロワ回路の出力端に負荷として直
列接続され、互いの共通接続点が該第1と第2のトラン
ジスタの各ベースの共通接続点に接続された第 1と第2
の抵抗と、 を具備することを特徴とする 定電圧発生回路。 - 【請求項2】 前記第1のエミッタフォロワ回路は、そのベースが前記エミッタ接地増幅回路の出力端に接続
される第5のトランジスタと、 その主電流路が該第5のトランジスタの主電流路と直列
に接続された第6のトランジスタと、 その入力端が該第6のトランジスタのベースに接続さ
れ、その出力端が該第5のトランジスタのベースに接続
された第4のカレントミラー回路と、 を具備することを特徴とする 、請求項1に記載された定
電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33465696A JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33465696A JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10161760A JPH10161760A (ja) | 1998-06-19 |
JP3406468B2 true JP3406468B2 (ja) | 2003-05-12 |
Family
ID=18279802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33465696A Expired - Fee Related JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3406468B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10924112B2 (en) * | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
-
1996
- 1996-11-29 JP JP33465696A patent/JP3406468B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10161760A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
JPH0121642B2 (ja) | ||
US4442400A (en) | Voltage-to-current converting circuit | |
JPS635923B2 (ja) | ||
US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
JP3406468B2 (ja) | 定電圧発生回路 | |
US5155429A (en) | Threshold voltage generating circuit | |
JPH0252892B2 (ja) | ||
US5014019A (en) | Amplifier circuit operable at low power source voltage | |
JPH0851324A (ja) | バッファアンプ | |
JP2930024B2 (ja) | 電圧比較回路 | |
JP3400354B2 (ja) | 電流源回路 | |
JP3129071B2 (ja) | 電圧制御増幅器 | |
JPH1013165A (ja) | 電圧電流変換回路 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JP2665833B2 (ja) | リミッタ回路 | |
JPH06236219A (ja) | 定電流回路 | |
JP3204387B2 (ja) | 発振回路 | |
JPH07336161A (ja) | 差動増幅器 | |
JPH0152929B2 (ja) | ||
JP2776019B2 (ja) | 定電圧回路 | |
JP2001195141A (ja) | バンドギャップリファレンス回路 | |
JPH06260925A (ja) | レベルシフト回路 | |
JPS5916311B2 (ja) | 比較回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |