JP3406468B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP3406468B2 JP3406468B2 JP33465696A JP33465696A JP3406468B2 JP 3406468 B2 JP3406468 B2 JP 3406468B2 JP 33465696 A JP33465696 A JP 33465696A JP 33465696 A JP33465696 A JP 33465696A JP 3406468 B2 JP3406468 B2 JP 3406468B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- current mirror
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバンドギャップリフ
アレンス回路（以下、ＢＧ回路という）を利用した定電
圧発生回路に関し、特に電源電圧の変動の影響を受けに
くくしたものである。
アレンス回路（以下、ＢＧ回路という）を利用した定電
圧発生回路に関し、特に電源電圧の変動の影響を受けに
くくしたものである。
【０００２】
【従来の技術】ＢＧ回路から得られるバンドギャップ電
圧は温度変化の影響を受けにくいので、その電圧から所
望の電圧を得る定電圧発生回路が多用される。しかし、
ＢＧ回路は電源電圧ＶCCの変動の影響を受けやすい欠点
がある。図２は一般的なＢＧ回路の回路図を示すが、こ
のＢＧ回路はベースを互いに接続されたマルチエミッタ
のトランジスタＱ１及びトランジスタＱ２、トランジス
タＱ１とトランジスタＱ２のエミッタに接続された抵抗
Ｒ３、Ｒ４から形成され、両方のトランジスタのコレク
タ電流が等しく、トランジスタＱ２の負の温度係数を打
ち消すように抵抗Ｒ３、Ｒ４の値が選ばれた場合に端子
３にバンドギャツプ電圧ＶBGが得られる。トランジスタ
Ｑ２０とトランジスタＱ２１は、トランジスタＱ１とト
ランジスタＱ２に等しい電流を流すためのカレントミラ
ー回路を形成する。
圧は温度変化の影響を受けにくいので、その電圧から所
望の電圧を得る定電圧発生回路が多用される。しかし、
ＢＧ回路は電源電圧ＶCCの変動の影響を受けやすい欠点
がある。図２は一般的なＢＧ回路の回路図を示すが、こ
のＢＧ回路はベースを互いに接続されたマルチエミッタ
のトランジスタＱ１及びトランジスタＱ２、トランジス
タＱ１とトランジスタＱ２のエミッタに接続された抵抗
Ｒ３、Ｒ４から形成され、両方のトランジスタのコレク
タ電流が等しく、トランジスタＱ２の負の温度係数を打
ち消すように抵抗Ｒ３、Ｒ４の値が選ばれた場合に端子
３にバンドギャツプ電圧ＶBGが得られる。トランジスタ
Ｑ２０とトランジスタＱ２１は、トランジスタＱ１とト
ランジスタＱ２に等しい電流を流すためのカレントミラ
ー回路を形成する。
【０００３】ところが、バンドギャップ電圧ＶBGが得ら
れている時の回路は、ダイオード接続されたトランジス
タＱ２１のコレクタ・エミッタ間電圧がそのベース・エ
ミッタ間電圧を0.6Vとすると(VCC−0.6)、トランジスタ
Ｑ２０のコレクタ・エミッタ間電圧が(VCC−VBG)で表さ
れるように異なった電圧である。したがって、端子１に
加えられる電源電圧ＶCCが上下に変動する場合には、ト
ランジスタＱ２０とトランジスタＱ２１のエミッタ・コ
レクタ間電圧は異なった状態で変化し、アーリー効果に
よりカレントミラー回路の精度が悪くなる。
れている時の回路は、ダイオード接続されたトランジス
タＱ２１のコレクタ・エミッタ間電圧がそのベース・エ
ミッタ間電圧を0.6Vとすると(VCC−0.6)、トランジスタ
Ｑ２０のコレクタ・エミッタ間電圧が(VCC−VBG)で表さ
れるように異なった電圧である。したがって、端子１に
加えられる電源電圧ＶCCが上下に変動する場合には、ト
ランジスタＱ２０とトランジスタＱ２１のエミッタ・コ
レクタ間電圧は異なった状態で変化し、アーリー効果に
よりカレントミラー回路の精度が悪くなる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、電源
電圧が変動してもＢＧ回路の二つのトランジスタには等
しい電流が流れ、電源電圧の変動の影響を受けることな
くバンドギャツプ電圧Ｖ BGを得ることのできる定電圧発
生回路を提供することにある。
電圧が変動してもＢＧ回路の二つのトランジスタには等
しい電流が流れ、電源電圧の変動の影響を受けることな
くバンドギャツプ電圧Ｖ BGを得ることのできる定電圧発
生回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の定電圧発生回路
は、互いのベースが共通接続された第１と第２のトラン
ジスタを内蔵し、該第１と第２のトランジスタの各コレ
クタ電流を等しくすることにより該ベースの共通接続点
からバンドギャップ電圧を得るバンドギャップリファレ
ンス回路と、 その主電流路が該第１のトランジスタの
主電流路に縦続接続された第３のトランジスタと、 そ
の主電流路が該第２のトランジスタの主電流路に縦続接
続され、そのベースが該第３のトランジスタのベースと
共通接続された第４のトランジスタと、 ２つの出力端
を有し、その入力端が該第３のトランジスタに接続され
た第１のカレントミラー回路と、 ２つの出力端を有
し、その入力端が該第４のトランジスタに接続された第
２のカレントミラー回路と、該第１と第２のカレントミ
ラー回路の能動負荷として該第１と第２のカレントミラ
ー回路の各第１の出力端に接続された第３のカレントミ
ラー回路と、 その入力端が該第３のカレントミラー回
路の出力端に接続され、その出力端が該第１と第２のカ
レントミラー回路の各第２の出力端の共通接続点に接続
されたエミッタ接地増幅回路と、 その入力端が該エミ
ッタ接地増幅回路の出力端と該第１と第２のカレントミ
ラー回路の各第２の出力端の共通接続点に接続された第
１のエミッタフォロワ回路と、 該第１のエミッタフォ
ロワ回路の出力端に負荷として接続された定電流源と、
その入力端が該第１のエミッタフォロワ回路の出力端
と該定電流源の共通接続点に接続され、その出力端が該
第３と第４のトランジスタの各ベースの共通接続点に接
続され、該出力端子から所望の電圧が得られる第２のエ
ミッタフォロワ回路と、 該第２のエミッタフォロワ回
路の出力端に負荷として直列接続され、互いの共通接続
点が該第１と第２のトランジスタの各ベースの共通接続
点に接続された第１と第２の抵抗と、 を具備すること
を特徴とする。
は、互いのベースが共通接続された第１と第２のトラン
ジスタを内蔵し、該第１と第２のトランジスタの各コレ
クタ電流を等しくすることにより該ベースの共通接続点
からバンドギャップ電圧を得るバンドギャップリファレ
ンス回路と、 その主電流路が該第１のトランジスタの
主電流路に縦続接続された第３のトランジスタと、 そ
の主電流路が該第２のトランジスタの主電流路に縦続接
続され、そのベースが該第３のトランジスタのベースと
共通接続された第４のトランジスタと、 ２つの出力端
を有し、その入力端が該第３のトランジスタに接続され
た第１のカレントミラー回路と、 ２つの出力端を有
し、その入力端が該第４のトランジスタに接続された第
２のカレントミラー回路と、該第１と第２のカレントミ
ラー回路の能動負荷として該第１と第２のカレントミラ
ー回路の各第１の出力端に接続された第３のカレントミ
ラー回路と、 その入力端が該第３のカレントミラー回
路の出力端に接続され、その出力端が該第１と第２のカ
レントミラー回路の各第２の出力端の共通接続点に接続
されたエミッタ接地増幅回路と、 その入力端が該エミ
ッタ接地増幅回路の出力端と該第１と第２のカレントミ
ラー回路の各第２の出力端の共通接続点に接続された第
１のエミッタフォロワ回路と、 該第１のエミッタフォ
ロワ回路の出力端に負荷として接続された定電流源と、
その入力端が該第１のエミッタフォロワ回路の出力端
と該定電流源の共通接続点に接続され、その出力端が該
第３と第４のトランジスタの各ベースの共通接続点に接
続され、該出力端子から所望の電圧が得られる第２のエ
ミッタフォロワ回路と、 該第２のエミッタフォロワ回
路の出力端に負荷として直列接続され、互いの共通接続
点が該第１と第２のトランジスタの各ベースの共通接続
点に接続された第１と第２の抵抗と、 を具備すること
を特徴とする。
【０００６】
【発明の実施の形態】本発明の定電圧発生回路は、ＢＧ
回路の二つのトランジスタが夫々別の第１と第２のカレ
ントミラー回路から電流を供給され、しかも第１と第２
のカレントミラー回路が共通の能動負荷として第３のカ
レントミラー回路に接続することにより該トランジスタ
に等しい電流が流れ易くしてある。また、第３のカレン
トミラー回路はエミッタ接地増幅回路、第１と第２のエ
ミッタフォロア回路に順次接続され、第３のカレントミ
ラー回路からのダブルエンドの出力はシングルエンドの
出力として取り出される。そして、第３のカレントミラ
ー回路に接続するこれらの回路により、ＢＧ回路の二つ
のトランジスタに供給される電流に差を生じないように
該ＢＧ回路に負帰還が掛けられる。
回路の二つのトランジスタが夫々別の第１と第２のカレ
ントミラー回路から電流を供給され、しかも第１と第２
のカレントミラー回路が共通の能動負荷として第３のカ
レントミラー回路に接続することにより該トランジスタ
に等しい電流が流れ易くしてある。また、第３のカレン
トミラー回路はエミッタ接地増幅回路、第１と第２のエ
ミッタフォロア回路に順次接続され、第３のカレントミ
ラー回路からのダブルエンドの出力はシングルエンドの
出力として取り出される。そして、第３のカレントミラ
ー回路に接続するこれらの回路により、ＢＧ回路の二つ
のトランジスタに供給される電流に差を生じないように
該ＢＧ回路に負帰還が掛けられる。
【０００７】
【実施例】以下、本発明の定電圧発生回路の実施例を示
す回路図である図１を参照しながら説明する。なお、図
２と同一部分は同じ符号を付与してある。図１におい
て、マルチエミッタの第１のトランジスタＱ１と第２の
トランジスタＱ２はベースを接続され、エミッタは抵抗
Ｒ３を介して接続され、トランジスタＱ２のエミッタが
抵抗Ｒ４を介して接地されている。これらの回路素子
は、ＢＧ回路を形成している。ベースを互いに接続され
た第３のトランジスタＱ３と第４のトランジスタＱ４の
エミッタが夫々トランジスタＱ１とトランジスタＱ２の
コレクタに接続されている。つまり、トランジスタＱ３
とトランジスタＱ４はトランジスタＱ１とトランジスタ
Ｑ２に縦続接続されている。
す回路図である図１を参照しながら説明する。なお、図
２と同一部分は同じ符号を付与してある。図１におい
て、マルチエミッタの第１のトランジスタＱ１と第２の
トランジスタＱ２はベースを接続され、エミッタは抵抗
Ｒ３を介して接続され、トランジスタＱ２のエミッタが
抵抗Ｒ４を介して接地されている。これらの回路素子
は、ＢＧ回路を形成している。ベースを互いに接続され
た第３のトランジスタＱ３と第４のトランジスタＱ４の
エミッタが夫々トランジスタＱ１とトランジスタＱ２の
コレクタに接続されている。つまり、トランジスタＱ３
とトランジスタＱ４はトランジスタＱ１とトランジスタ
Ｑ２に縦続接続されている。
【０００８】トランジスタＱ７、Ｑ８、Ｑ９は第１のカ
レントミラー回路１１を形成しており、エミッタは共通
に電源電圧ＶCCの加えられる端子１に接続され、入力端
であるトランジスタＱ９のコレクタはトランジスタＱ３
のコレクタに接続される。カレントミラー回路１１はト
ランジスタＱ１の能動負荷として接続される。トランジ
スタＱ１０、Ｑ１１、Ｑ１２は第２のカレントミラー回
路１２を形成し、エミッタは共通に端子１に接続され、
入力端であるトランジスタＱ１０のコレクタはトランジ
スタＱ４のコレクタに接続される。カレントミラー回路
１２はトランジスタＱ２の能動負荷として接続される。
カレントミラー回路１１とカレントミラー回路１２の一
つの出力端であるトランジスタＱ８、Ｑ１１のコレクタ
は、夫々トランジスタＱ１３、Ｑ１４のコレクタに接続
される。
レントミラー回路１１を形成しており、エミッタは共通
に電源電圧ＶCCの加えられる端子１に接続され、入力端
であるトランジスタＱ９のコレクタはトランジスタＱ３
のコレクタに接続される。カレントミラー回路１１はト
ランジスタＱ１の能動負荷として接続される。トランジ
スタＱ１０、Ｑ１１、Ｑ１２は第２のカレントミラー回
路１２を形成し、エミッタは共通に端子１に接続され、
入力端であるトランジスタＱ１０のコレクタはトランジ
スタＱ４のコレクタに接続される。カレントミラー回路
１２はトランジスタＱ２の能動負荷として接続される。
カレントミラー回路１１とカレントミラー回路１２の一
つの出力端であるトランジスタＱ８、Ｑ１１のコレクタ
は、夫々トランジスタＱ１３、Ｑ１４のコレクタに接続
される。
【０００９】エミッタを接地されたトランジスタＱ１
３、Ｑ１４は、第３のカレントミラー回路１３を形成
し、カレントミラー回路１１とカレントミラー回路１２
の能動負荷の役割をする。トランジスタＱ１５はエミッ
タ接地増幅回路１５を形成しており、ベースをトランジ
スタＱ１４のコレクタに接続され、コレクタには互いに
接続されたトランジスタＱ７、Ｑ１２のコレクタが負荷
として接続される。トランジスタＱ７、Ｑ１２のコレク
タはカレントミラー回路１１、１２の夫々残りの出力端
であり、二つの出力端から電流の流れるトランジスタＱ
１５はエミッタ電流密度を周囲のトランジスタと同じに
するために二つのエミッタが設けてある。
３、Ｑ１４は、第３のカレントミラー回路１３を形成
し、カレントミラー回路１１とカレントミラー回路１２
の能動負荷の役割をする。トランジスタＱ１５はエミッ
タ接地増幅回路１５を形成しており、ベースをトランジ
スタＱ１４のコレクタに接続され、コレクタには互いに
接続されたトランジスタＱ７、Ｑ１２のコレクタが負荷
として接続される。トランジスタＱ７、Ｑ１２のコレク
タはカレントミラー回路１１、１２の夫々残りの出力端
であり、二つの出力端から電流の流れるトランジスタＱ
１５はエミッタ電流密度を周囲のトランジスタと同じに
するために二つのエミッタが設けてある。
【００１０】直列接続するトランジスタＱ５、Ｑ６と第
４のカレントミラー回路１４を形成するトランジスタＱ
１６、Ｑ１７は、第１のエミッタフォロア回路１６を形
成する。入力端であるトランジスタＱ５のベースがトラ
ンジスタＱ１５のコレクタに接続し、コレクタには電源
電圧ＶCCの端子１に接続する電流源Ｓ１が負荷として接
続する。トランジスタＱ６のエミッタは接地され、ベー
スにはカレントミラー回路１４の入力端であるトランジ
スタＱ１６のコレクタが接続する。カレントミラー回路
１４の出力端であるトランジスタＱ１７のコレクタは、
トランジスタＱ５のベースに接続し、エミッタは接地さ
れる。
４のカレントミラー回路１４を形成するトランジスタＱ
１６、Ｑ１７は、第１のエミッタフォロア回路１６を形
成する。入力端であるトランジスタＱ５のベースがトラ
ンジスタＱ１５のコレクタに接続し、コレクタには電源
電圧ＶCCの端子１に接続する電流源Ｓ１が負荷として接
続する。トランジスタＱ６のエミッタは接地され、ベー
スにはカレントミラー回路１４の入力端であるトランジ
スタＱ１６のコレクタが接続する。カレントミラー回路
１４の出力端であるトランジスタＱ１７のコレクタは、
トランジスタＱ５のベースに接続し、エミッタは接地さ
れる。
【００１１】トランジスタＱ１８、第１の抵抗Ｒ１、第
２の抵抗Ｒ２は第２のエミッタフォロワ回路１７を形成
する。トランジスタＱ１８のコレクタは電源電圧ＶCCの
端子１に接続し、ベースはトランジスタＱ５のエミッタ
に接続し、出力端であるエミッタは抵抗Ｒ１、Ｒ２を経
て接地されると共にトランジスタＱ３、Ｑ４のベースに
接続する。
２の抵抗Ｒ２は第２のエミッタフォロワ回路１７を形成
する。トランジスタＱ１８のコレクタは電源電圧ＶCCの
端子１に接続し、ベースはトランジスタＱ５のエミッタ
に接続し、出力端であるエミッタは抵抗Ｒ１、Ｒ２を経
て接地されると共にトランジスタＱ３、Ｑ４のベースに
接続する。
【００１２】次に定電圧発生回路の動作を説明する。定
電圧発生回路では、ＢＧ回路の二つのトランジスタＱ
１、Ｑ２が同じように形成されたカレントミラー回路１
１、１２から夫々電流を供給され、また、カレントミラ
ー回路１１、１２には共通のカレントミラー回路１３が
負荷として接続するので、一つのカレントミラー回路か
ら電流を供給される図２の場合に比較してＢＧ回路の二
つのトランジスタの電流は差を生じにくい。すなわち、
カレントミラー回路１１、１２からカレントミラー回路
１３に流れる電流をＩとすると、ダイオード接続された
トランジスタＱ１３のコレクタからベースには（２Ｉ／
β）の電流が流れる。したがって、トランジスタＱ１３
には（Ｉ−（２Ｉ／β））のコレクタ電流が流れる。
電圧発生回路では、ＢＧ回路の二つのトランジスタＱ
１、Ｑ２が同じように形成されたカレントミラー回路１
１、１２から夫々電流を供給され、また、カレントミラ
ー回路１１、１２には共通のカレントミラー回路１３が
負荷として接続するので、一つのカレントミラー回路か
ら電流を供給される図２の場合に比較してＢＧ回路の二
つのトランジスタの電流は差を生じにくい。すなわち、
カレントミラー回路１１、１２からカレントミラー回路
１３に流れる電流をＩとすると、ダイオード接続された
トランジスタＱ１３のコレクタからベースには（２Ｉ／
β）の電流が流れる。したがって、トランジスタＱ１３
には（Ｉ−（２Ｉ／β））のコレクタ電流が流れる。
【００１３】他方、エミッタ接地増幅回路１５のトラン
ジスタＱ１５には（２Ｉ）のコレクタ電流が流れ、（２
Ｉ／β）のベース電流を引き込む。このことにより、ト
ランジスタＱ１４にも（Ｉ−（２Ｉ／β））のコレクタ
電流が流れる。なお、βはトランジスタＱ１３、Ｑ１
４、Ｑ１５の電流増幅率である。このようにして、カレ
ントミラー回路１１、１２の電流が同じであることによ
り、ＢＧ回路の二つのトランジスタの電流は差を生じに
くい。また、縦続接続されたトランジスタＱ３、Ｑ４は
アーリー効果によるトランジスタＱ１、Ｑ２の特性の低
下を防止する。第３のカレントミラー回路１３のダブル
エンドの出力は、エミッタ接地増幅回路１５によりシン
グルエンドの出力に変換される。
ジスタＱ１５には（２Ｉ）のコレクタ電流が流れ、（２
Ｉ／β）のベース電流を引き込む。このことにより、ト
ランジスタＱ１４にも（Ｉ−（２Ｉ／β））のコレクタ
電流が流れる。なお、βはトランジスタＱ１３、Ｑ１
４、Ｑ１５の電流増幅率である。このようにして、カレ
ントミラー回路１１、１２の電流が同じであることによ
り、ＢＧ回路の二つのトランジスタの電流は差を生じに
くい。また、縦続接続されたトランジスタＱ３、Ｑ４は
アーリー効果によるトランジスタＱ１、Ｑ２の特性の低
下を防止する。第３のカレントミラー回路１３のダブル
エンドの出力は、エミッタ接地増幅回路１５によりシン
グルエンドの出力に変換される。
【００１４】さて、電源電圧ＶCCの変動によりトランジ
スタＱ２のコレクタ電流がトランジスタＱ１よりも多く
なり、バンドギャップ電圧ＶBGが得られなくなったと仮
定する。この時、トランジスタＱ１１のコレクタ電流は
トランジスタＱ８よりも多くなる。トランジスタＱ１５
はベース電流が多くなりコレクタ電流も増加するが、そ
のコレクタ電流はトランジスタＱ７とトランジスタＱ１
２からの（２Ｉ）の電流によりほとんど変化しないので
エミッタフォロア回路１６のトランジスタＱ５のベース
電流が増加する。そして、トランジスタＱ５のエミッタ
電流が増加するので、エミッタフォロア回路１７のトラ
ンジスタＱ１８のベース電流が減少し、コレクタ電流も
減少するので接続点Ｐの電圧は低下する。
スタＱ２のコレクタ電流がトランジスタＱ１よりも多く
なり、バンドギャップ電圧ＶBGが得られなくなったと仮
定する。この時、トランジスタＱ１１のコレクタ電流は
トランジスタＱ８よりも多くなる。トランジスタＱ１５
はベース電流が多くなりコレクタ電流も増加するが、そ
のコレクタ電流はトランジスタＱ７とトランジスタＱ１
２からの（２Ｉ）の電流によりほとんど変化しないので
エミッタフォロア回路１６のトランジスタＱ５のベース
電流が増加する。そして、トランジスタＱ５のエミッタ
電流が増加するので、エミッタフォロア回路１７のトラ
ンジスタＱ１８のベース電流が減少し、コレクタ電流も
減少するので接続点Ｐの電圧は低下する。
【００１５】したがって、ＢＧ回路の電流が減少する。
電流が少なくなると、マルチエミッタのトランジスタＱ
１のコレクタ電流がトランジスタＱ２に比較して多く流
れる。このことは、トランジスタＱ１はカレントミラー
回路１１から電流を供給されるので、カレントミラー回
路１１の電流が増加する方向に作用する。他方、トラン
ジスタＱ２のコレクタ電流がトランジスタＱ１よりも少
なくなることによりバンドギャップ電圧ＶBGが得られな
くなる場合には、エミッタ接地増幅回路１５、エミッタ
フォロア回路１６、エミッタフォロア回路１７が逆に動
作し、接続点Ｐの電圧が上昇することによりＢＧ回路の
電流が増加する。ＢＧ回路の電流が増加すると、トラン
ジスタＱ２のコレクタ電流がトランジスタＱ１よりも多
くなり、カレントミラー回路１２の電流を増加する方向
に作用する。
電流が少なくなると、マルチエミッタのトランジスタＱ
１のコレクタ電流がトランジスタＱ２に比較して多く流
れる。このことは、トランジスタＱ１はカレントミラー
回路１１から電流を供給されるので、カレントミラー回
路１１の電流が増加する方向に作用する。他方、トラン
ジスタＱ２のコレクタ電流がトランジスタＱ１よりも少
なくなることによりバンドギャップ電圧ＶBGが得られな
くなる場合には、エミッタ接地増幅回路１５、エミッタ
フォロア回路１６、エミッタフォロア回路１７が逆に動
作し、接続点Ｐの電圧が上昇することによりＢＧ回路の
電流が増加する。ＢＧ回路の電流が増加すると、トラン
ジスタＱ２のコレクタ電流がトランジスタＱ１よりも多
くなり、カレントミラー回路１２の電流を増加する方向
に作用する。
【００１６】このようにして、トランジスタＱ１、Ｑ２
のコレクタ電流は電源電圧ＶCCの変動にかかわらず、常
にバランスをとって等しく流れるように作用する。つま
り、抵抗Ｒ１、Ｒ２の接続点Ｐには常にバンドギャップ
電圧ＶBGが得られるように負帰還が掛けられ、そのバン
ドギャップ電圧ＶBGから抵抗Ｒ１、Ｒ２により設定され
る所望の電圧ＶOUT を端子２に得ることができる。な
お、カレントミラー回路１４は、電流源Ｓ１からエミッ
タフォロア回路１６に流れる電流を接地側に流し、その
電流がトランジスタＱ５のベースを経て前段のトランジ
スタＱ１５に流れ込まないようにする。
のコレクタ電流は電源電圧ＶCCの変動にかかわらず、常
にバランスをとって等しく流れるように作用する。つま
り、抵抗Ｒ１、Ｒ２の接続点Ｐには常にバンドギャップ
電圧ＶBGが得られるように負帰還が掛けられ、そのバン
ドギャップ電圧ＶBGから抵抗Ｒ１、Ｒ２により設定され
る所望の電圧ＶOUT を端子２に得ることができる。な
お、カレントミラー回路１４は、電流源Ｓ１からエミッ
タフォロア回路１６に流れる電流を接地側に流し、その
電流がトランジスタＱ５のベースを経て前段のトランジ
スタＱ１５に流れ込まないようにする。
【００１７】
【発明の効果】以上述べたように、本発明の定電圧発生
回路はＢＧ回路の二つのトランジスタに供給される電流
が同じになるように夫々にカレントミラー回路を接続し
てあり、該カレントミラー回路の電流に差を生ずる場合
にはその差をエミッタ接地増幅回路、第１と第２のエミ
ッタフォロア回路で検出して負帰還を掛けて第２のエミ
ッタフォロア回路の抵抗の接続点に常にバンドギャップ
電圧が得られるようにしてある。したがって、電源電圧
の変動等によりＢＧ回路の二つのトランジスタに流れる
電流が変化しても出力端に得られる電圧はその影響を受
けることはなく安定した電圧を得ることができる。さら
に本発明の定電圧発生回路は、製造時におけるトランジ
スタの特性のばらつきの影響を受けにくい利点がある。
これは、ＢＧ回路を中心にして三つのカレントミラー回
路がほぼ対称に形成され、全体のトランジスタの特性が
そろっていればばらつきの影響が動作に現れにくいこと
による。集積回路として形成する場合、トランジスタの
特性は全体にそろった状態でばらつくので好都合であ
る。
回路はＢＧ回路の二つのトランジスタに供給される電流
が同じになるように夫々にカレントミラー回路を接続し
てあり、該カレントミラー回路の電流に差を生ずる場合
にはその差をエミッタ接地増幅回路、第１と第２のエミ
ッタフォロア回路で検出して負帰還を掛けて第２のエミ
ッタフォロア回路の抵抗の接続点に常にバンドギャップ
電圧が得られるようにしてある。したがって、電源電圧
の変動等によりＢＧ回路の二つのトランジスタに流れる
電流が変化しても出力端に得られる電圧はその影響を受
けることはなく安定した電圧を得ることができる。さら
に本発明の定電圧発生回路は、製造時におけるトランジ
スタの特性のばらつきの影響を受けにくい利点がある。
これは、ＢＧ回路を中心にして三つのカレントミラー回
路がほぼ対称に形成され、全体のトランジスタの特性が
そろっていればばらつきの影響が動作に現れにくいこと
による。集積回路として形成する場合、トランジスタの
特性は全体にそろった状態でばらつくので好都合であ
る。
【図１】 本発明の定電圧発生回路の実施例を示す回路
図である。
図である。
【図２】 従来のバンドギャップリフアレンス回路の回
路図である。
路図である。
１１ 第１のカレントミラー回路
１２ 第２のカレントミラー回路
１３ 第３のカレントミラー回路
１５ エミッタ接地増幅回路
１６ 第１のエミッタフォロア回路
１７ 第２のエミッタフォロア回路
Claims (2)
- 【請求項１】 互いのベースが共通接続された第１と第
２のトランジスタを内蔵し、該第１と第２のトランジス
タの各コレクタ電流を等しくすることにより該ベースの
共通接続点からバンドギャップ電圧を得るバンドギャッ
プリファレンス回路と、 その主電流路が該第１のトランジスタの主電流路に縦続
接続された第３のトランジスタと、 その主電流路が該第２のトランジスタの主電流路に縦続
接続され、そのベースが該第３のトランジスタのベース
と共通接続された第４のトランジスタと、 ２つの出力端を有し、その入力端が該第３のトランジス
タに接続された第１のカレントミラー回路と、 ２つの出力端を有し、その入力端が該第４のトランジス
タに接続された第２のカレントミラー回路と、 該第１と第２のカレントミラー回路の能動負荷として該
第１と第２のカレントミラー回路の各第１の出力端に接
続された第３のカレントミラー回路と、 その入力端が該第３のカレントミラー回路の出力端に接
続され、その出力端が該第１と第２のカレントミラー回
路の各第２の出力端の共通接続点に接続されたエミッタ
接地増幅回路と、 その入力端が該エミッタ接地増幅回路の出力端と該第１
と第２のカレントミラー回路の各第２の出力端の共通接
続点に接続された第１のエミッタフォロワ回路と、 該第１のエミッタフォロワ回路の出力端に負荷として接
続された定電流源と、 その入力端が該第１のエミッタフォロワ回路の出力端と
該定電流源の共通接続点に接続され、その出力端が該第
３と第４のトランジスタの各ベースの共通接続点に接続
され、該出力端子から所望の電圧が得られる第２のエミ
ッタフォロワ回路と、 該第２のエミッタフォロワ回路の出力端に負荷として直
列接続され、互いの共通接続点が該第１と第２のトラン
ジスタの各ベースの共通接続点に接続された第 １と第２
の抵抗と、 を具備することを特徴とする 定電圧発生回路。 - 【請求項２】 前記第１のエミッタフォロワ回路は、そのベースが前記エミッタ接地増幅回路の出力端に接続
される第５のトランジスタと、 その主電流路が該第５のトランジスタの主電流路と直列
に接続された第６のトランジスタと、 その入力端が該第６のトランジスタのベースに接続さ
れ、その出力端が該第５のトランジスタのベースに接続
された第４のカレントミラー回路と、 を具備することを特徴とする 、請求項１に記載された定
電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33465696A JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33465696A JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10161760A JPH10161760A (ja) | 1998-06-19 |
| JP3406468B2 true JP3406468B2 (ja) | 2003-05-12 |
Family
ID=18279802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33465696A Expired - Fee Related JP3406468B2 (ja) | 1996-11-29 | 1996-11-29 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406468B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10924112B2 (en) * | 2019-04-11 | 2021-02-16 | Ememory Technology Inc. | Bandgap reference circuit |
-
1996
- 1996-11-29 JP JP33465696A patent/JP3406468B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10161760A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH0121642B2 (ja) | ||
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPS635923B2 (ja) | ||
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0252892B2 (ja) | ||
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0851324A (ja) | バッファアンプ | |
| JP2930024B2 (ja) | 電圧比較回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0152929B2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS5916311B2 (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |