JP3058998B2 - 半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特にその電源電圧を変動させてもその動作範囲が
狭くならないようにしたものに関する。

【０００２】

【従来の技術】図４は、従来の半導体集積回路装置の一
例である、差動増幅回路を示す。図４において、１およ
び２は初段の差動増幅回路の入力端子（第１，第２の入
力端子）、３０，３１はこの入力端子１，２からの入力
信号がベースに入力される差動トランジスタ（第４，第
５のトランジスタ）、２２，２３はこの差動トランジス
タ３０，３１のエミッタ間に相互に直列に接続された抵
抗（第７，第８の抵抗）、４０はこの抵抗２２，２３の
接続点とグランド間に接続された第１の定電流源、２
０，２１は差動トランジスタ３０，３１のコレクタと電
源電圧Ｖｃｃを持つ電源１０との間にそれぞれ接続され
た第５，第６の抵抗であり、８１は以上の回路素子によ
り構成された差動増幅回路である。

【０００３】また、３２，３３はベースが動作確認用の
節点６１，６２、即ち、抵抗２０，２１の電源とは反対
側の端子に接続され、コレクタが電源１０に直結された
エミッタフォロワトランジスタ（第６，第７のトランジ
スタ）、４１，４２はこのエミッタフォロワトランジス
タ３２，３３のエミッタとグランド間にそれぞれ接続さ
れた第２，第３の定電流源であり、以上の回路素子によ
りエミッタフォロワ回路８２が構成されており、さらに
このエミッタフォロワ回路８２と差動増幅回路８１とで
前段回路２００が構成されている。

【０００４】また、１１は任意の電圧値を持つ定電圧
源、３４，３５はベースが動作確認用の節点６３，６
４、即ち、エミッタフォロワトランジスタ３２，３３の
エミッタに接続された差動トランジスタ（第８，第９の
トランジスタ）、２４，２５はこの差動トランジスタ３
４，３５のエミッタ間に相互に直列に接続された第１
１，第１２の抵抗、４３はこの抵抗２４，２５の接続点
とグランド間に接続された第４の定電流源、２６，２７
は差動トランジスタ３４，３５のコレクタと定電圧源１
１との間に接続された第９，第１０の抵抗、５０，５１
は差動トランジスタ３４，３５のコレクタに接続された
第１，第２の出力端子であり、以上の回路素子により後
段回路２０１、即ち差動増幅回路８３が構成されてい
る。なお、抵抗２２，２３は差動トランジスタ３０，３
１のエミッタ抵抗をもこれに含めている。

【０００５】次にこの図４の回路の動作について説明す
る。図４の２００の部分、即ち、初段の差動増幅回路８
１とそのエミッタフォロワ回路８２とからなる部分にお
いて、その電源１０の電圧値をＶｃｃ、抵抗２０〜２３
の抵抗値をＲ２０〜Ｒ２３、定電流源４０の電流値をＩ
４０とする。

【０００６】入力端子１，２の入力信号の電圧値の差が
０の場合、定電流源４０の電流がトランジスタ３０，３
１で同じ大きさ（Ｉ４０／２）に分流されて各トランジ
スタ３０，３１を流れるため、節点６１の電圧Ｖ６１
は、

【０００７】 Ｖ６１＝Ｖｃｃ−（Ｒ２０）＊（Ｉ４０／２）…（１）

【０００８】となる。

【０００９】よって節点６３の電圧値Ｖ６３は、

【００１０】Ｖ６３＝Ｖ６１−ＶＢＥ…（２）

【００１１】となる。ただし、ＶＢＥはエミッタフォロ
ワトランジスタ３２のベース−エミッタ間電圧である。

【００１２】そして、入力端子１に上記の入力電圧より
Ｘ〔Ｖ〕少ない電圧を、入力端子２にはＸ〔Ｖ〕多い電
圧を加える（但し、Ｘは数百ｍＶより小さい任意の電圧
値であり、以下、この条件を条件Ａと称する）と、この
僅少差の電圧Ｘは抵抗値Ｒ２０，Ｒ２２で決まる初段の
差動増幅回路の増幅率（Ｒ２０／Ｒ２２）で増幅される
ため、節点６１の電圧値Ｖ６１は、

【００１３】 Ｖ６１＝Ｖｃｃ−（Ｒ２０）＊（Ｉ４０／２）−（Ｒ２０／Ｒ２２）＊Ｘ…（ ３）

【００１４】となり、節点６３の電圧値Ｖ６３は、

【００１５】Ｖ６３＝Ｖ６１−ＶＢＥ…（４）

【００１６】となる。

【００１７】電源電位Ｖｃｃが変動しないとき、節点６
１、６３の電圧Ｖ６１、Ｖ６３は、一意の値を得る。と
ころが、電源電圧Ｖｃｃが±数％の変動をみせるとき、
Ｖｃｃの変動する分の電圧値が（１）〜（４）式より直
接Ｖ６１，Ｖ６３に影響してくる。従って、電源電圧の
変動差が後段（図４の２０１の領域）にも現れるため、
電源変動のないときと比べて同一の動作範囲で駆動させ
ようとすると歪が生じる。そこで、歪を生じないように
動作範囲を設定するとその動作範囲が狭くなってしま
う。

【００１８】

【発明が解決しようとする課題】従来の半導体集積回路
装置の一例である差動増幅回路は以上のように構成され
ているので、電源電圧の変動による歪でその動作範囲が
狭くなってしまうという問題点があった。

【００１９】本発明は、上記のような問題点を解決する
ためになされたもので、電源電圧に変動が生じてもその
動作範囲が狭くならない半導体集積回路装置を得ること
を目的とする。

【００２０】

【課題を解決するための手段】この発明に係る半導体集
積回路装置は、前段に電源電圧に依存した電流を流す電
流源を設け、初段の回路の出力側から電流を引出すこと
により、電源電圧の変動に応じた電圧降下を起こすよう
にしたものである。

【００２１】また、この発明に係る半導体集積回路装置
は、初段の差動増幅回路と、この初段の差動増幅回路の
出力を受けるエミッタフォロワ回路と、このエミッタフ
ォロワ回路の出力を受ける次段の差動増幅回路とからな
る半導体集積回路装置において、初段の差動増幅回路の
出力部とエミッタフォロア回路の入力部の間に電流源を
設け、その電流源をカレントミラー回路で構成するよう
にしたものである。

【００２２】また、この発明に係る半導体集積回路装置
は、カレントミラーで構成したその電流源に、ベース電
流補償用のトランジスタを設けるようにしたものであ
る。

【００２３】さらに、この発明に係る半導体集積回路装
置は、カレントミラーで構成したその電流源に、電流を
作り出す抵抗の温度係数を打消すためのダイオードを設
けるようにしたものである。

【００２４】

【作用】本発明においては、初段に電源電圧に依存した
電流源を設け、その電流で初段の回路の出力段から電流
を引出すようにしたが、その電流は、電源電圧の変動に
対応して変化するため、次段以降の動作範囲が狭くなる
のを防ぐ。

【００２５】また、本発明においては、初段の差動増幅
回路と、この初段の差動増幅回路の出力を受けるエミッ
タフォロワ回路と、このエミッタフォロワ回路の出力を
受ける次段の差動増幅回路とからなる半導体集積回路装
置において、初段の差動増幅回路の出力部とエミッタフ
ォロア回路の入力部の間に電流源を設けるようにしたの
で、電源電圧が数パーセント変動しただけでその出力に
影響が現れる差動増幅回路の、その影響を解消でき、ま
た、その電流源をカレントミラー回路で構成するように
したので、電源電圧の変動に応じた電流を前段回路の出
力側から忠実に引き出すことができ、簡単な構成で電源
電圧の変動による影響を抑制できる。

【００２６】また、本発明においては、カレントミラー
で構成したその電流源に、ベース電流補償用のトランジ
スタを設けるようにしたので、カレントミラー回路の電
流の誤差を抑えることができ、電源電圧の変動による影
響をより効果的に解消できる。

【００２７】さらに、本発明においては、カレントミラ
ーで構成したその電流源に、電源電圧変動を補償するた
めのダイオードを設けるようにしたので、カレントミラ
ー回路の電流の誤差を抑えることができ、電源電圧の変
動による影響をより効果的に解消できる。

【００２８】

【実施例】実施例１ 以下、この発明の一実施例を図について説明する。図１
はこの発明の一実施例による半導体集積回路装置の一例
としての差動増幅回路を示す。

【００２９】図１において、１および２は初段の差動増
幅回路の入力端子（第１，第２の入力端子）、３０，３
１はこの入力端子１，２からの入力信号がベースに入力
される差動トランジスタ（第４，第５のトランジス
タ）、２２，２３はこの差動トランジスタ３０，３１の
エミッタ間に相互に直列に接続された抵抗（第７，第８
の抵抗）、４０はこの抵抗２２，２３の接続点とグラン
ド間に接続された第１の定電流源、２０，２１は差動ト
ランジスタ３０，３１のコレクタと電源電圧Ｖｃｃを持
つ電源１０との間にそれぞれ接続された第５，第６の抵
抗であり、以上の回路素子により差動増幅回路８１が構
成されている。

【００３０】また、３２，３３はベースが動作確認用の
節点６１，及び節点６２、即ち、抵抗２０，２１の電源
とは反対側の端子に接続され、コレクタが電源１０に直
結されたエミッタフォロワトランジスタ（第６，第７の
トランジスタ）、４１，４２はこのエミッタフォロワト
ランジスタ３２，３３のエミッタとグランド間にそれぞ
れ接続された第２，第３の定電流源であり、以上の回路
素子によりエミッタフォロワ回路８２が構成されてい
る。

【００３１】また、１１は任意の電圧値を持つ定電圧
源、３４，３５はベースが動作確認用の節点６３，及び
節点６４、即ち、エミッタフォロワトランジスタ３２，
３３のエミッタに接続された差動トランジスタ（第８，
第９のトランジスタ）、２４，２５はこの差動トランジ
スタ３４，３５のエミッタ間に相互に直列に接続された
第１１，第１２の抵抗、４３はこの抵抗２４，２５の接
続点とグランド間に接続された第４の定電流源、２６，
２７は差動トランジスタ３４，３５のコレクタと定電圧
源１１との間に接続された第９，第１０の抵抗、５０，
５１は差動トランジスタ３４，３５のコレクタに接続さ
れた第１，第２の出力端子であり、以上の回路要素によ
り、後段回路２０１、即ち差動増幅回路８３が構成され
ている。なお、抵抗２２，２３は差動トランジスタ３
０，３１のエミッタ抵抗をもこれに含めている。

【００３２】以上の回路要素は図４の従来回路と同様の
ものである。１０１〜１０３および１１１〜１１４は本
実施例において新たに追加した構成要素であり、第１の
トランジスタ１０１はそのベースおよびコレクタが第１
の抵抗１１４を介して電源１０に接続され、エミッタが
第２の抵抗１１１を介してグランドに接続されている。
１０２，１０３はこの第１のトランジスタ１０１とベー
スが共通に接続された第２，第３のトランジスタであ
り、コレクタがそれぞれトランジスタ３０，３１のコレ
クタに接続されエミッタはそれぞれ第３，第４の抵抗１
１２，１１３を介してグランドに接続されている。

【００３３】そして、以上の回路要素により電流源８０
が構成されており、この電流源８０および差動増幅回路
８１，エミッタフォロワ回路８２により前段回路２０２
が構成されている。

【００３４】次に動作について説明する。入力端子１，
２からの入力電圧差が０の時、抵抗１１１に流れる電流
をＩ１１１とおくと、

【００３５】 Ｖｃｃ＝Ｒ１１４・Ｉ１１１＋ＶＢＥ＋Ｒ１１１・Ｉ１１１…（９）

【００３６】となる。

【００３７】この（９）式を変形して、以下の式を得
る。

【００３８】 Ｉ１１１＝（Ｖｃｃ−ＶＢＥ）／（Ｒ１１１＋Ｒ１１４）…（１０）

【００３９】この（１０）式が、１段目の差動増幅回路
の出力側から引き出す電流値となる。

【００４０】入力端子１，２からの入力電圧差が０の
時、節点６１の電圧Ｖ６１は、

【００４１】 Ｖ６１＝Ｖｃｃ−Ｒ２０＊（Ｉ４０／２＋Ｉ１１１）…（１１）

【００４２】となる。よって節点６３の電圧Ｖ６３は、

【００４３】Ｖ６３＝Ｖ６１−ＶＢＥ…（１２）

【００４４】である。そして、先述の条件Ａが成立つと
き、Ｖ６１は、

【００４５】 Ｖ６１＝Ｖｃｃ−Ｒ２０＊（Ｉ４０／２＋Ｉ１１１）−（Ｒ２０／Ｒ２２）＊ Ｘ…（１３）

【００４６】となり、よってＶ６３は、下式のようにな
る。

【００４７】Ｖ６３＝Ｖ６１−ＶＢＥ…（１４）

【００４８】ここで、（１０）式ないし（１４）式に具
体的な数値を代入することで説明を行なう。

【００４９】以下にその一数値例を示す。Ｖｃｃ＝５
Ｖ、Ｒ１１４＝３０ＫΩ、Ｒ１１１＝Ｒ１１２＝Ｒ１１
３＝１３ＫΩ、Ｒ２０＝Ｒ２１＝１０ＫΩ、Ｒ２２＝Ｒ
２３＝１ＫΩ（エミッタ抵抗を含んだ値）、Ｉ４０＝１
００μＡ、ＶＢＥ＝０．７Ｖ、Ｘ＝５０ｍＶ。

【００５０】（１０）式より、Ｉ１１１は、

【００５１】 Ｉ１１１＝（５−０．７）／（３０Ｋ＋１３Ｋ）＝１００μＡ…（１５）

【００５２】となる。入力端子１，２からの入力電圧差
が０の時、節点６１の電圧Ｖ６１は（１１）式より、

【００５３】 Ｖ６１＝５−１０Ｋ＊（１００μ／２＋１００μ）＝３．５Ｖ…（１６）

【００５４】である。よって節点６３の電圧Ｖ６３は、

【００５５】 Ｖ６３＝Ｖ６１−０．７＝２．８Ｖ…（１７）

【００５６】また、先述の条件Ａが成立するとき、Ｖ６
１は（１３）式より、

【００５７】 Ｖ６１＝５−１０Ｋ＊（１００μ／２＋１００μ）−（１０Ｋ／１Ｋ）＊５０ ｍ＝３．０Ｖ…（１８）

【００５８】となり、よってＶ６３は、下式のようにな
る。

【００５９】 Ｖ６３＝Ｖ７１−０．７＝２．３ Ｖ…（１９）

【００６０】そして、変動の一例として、電源電圧が±
１０％変化したときのことを考える。

【００６１】（１０）式より、Ｉ１１１が、

【００６２】 Ｉ１１１＝（［４．５〜５．５］−０．７）／４３（ＫΩ）＝［８８〜１１２ ］μＡ…（２０）

【００６３】となる。

【００６４】入力端子１，２からの入力電圧の差が０の
時、節点６１，６３の電圧Ｖ６１，Ｖ６３は（１１），
（１２）式より、

【００６５】 Ｖ６１＝［４．５〜５．５］−１０Ｋ＊（５０μ＋［８８〜１１２］μ）＝［ ３．１７〜３．８８］Ｖ…（２１）

【００６６】 Ｖ６２＝［３．１７〜３．８８］−０．７＝［２．４７〜３．１７］Ｖ…（２ ２）

【００６７】また、先述の条件Ａが成り立つとき、Ｖ６
１、Ｖ６３は（１３），（１４）式より、

【００６８】 Ｖ６１＝［４．５〜５．５］−１０Ｋ＊（５０μ＋［８８〜１１２］μ）−５ ００ｍ＝［２．６７〜３．３８］Ｖ…（２３）

【００６９】 Ｖ６３＝［２．６７〜３．３８］−０．７＝［１．９７〜２．６８］Ｖ…（２ ４）

【００７０】従って、±１０％の電源電圧変動に対し
て、節点６３の変動を抑えることができ、結果として図
１のＡの領域の動作範囲が狭くなることを防ぐことがで
きる。

【００７１】このように、上記実施例１によれば、電源
電圧に依存した電流を発生する電流源を設けたことによ
り、電源電圧が変動を起こしても、それに応じた電流を
前段回路の出力側より引出すことができ、これにより、
その電源電圧依存性を緩和することができ、電源電圧が
変動しても、後段回路の動作範囲が狭くならない回路を
得ることができる。

【００７２】また、前段の差動増幅回路と、この前段の
差動増幅回路の出力を受けるエミッタフォロワ回路と、
このエミッタフォロワ回路の出力を受ける後段の差動増
幅回路とからなる回路に適用するようにしたので、電源
電圧が数パーセント変動しただけでその出力に影響が現
れる差動増幅回路の、その影響を解消でき、電流回路を
カレントミラー回路を用いて構成するようにしたので、
電源電圧の変動に応じた電流を前段回路の出力側から忠
実に引き出すことができ、簡単な構成で電源電圧の変動
による影響を抑制できる。

【００７３】実施例２．前述の実施例１では、電流回路
の例として、２トランジスタ型のカレントミラー回路を
使用していたが、図２のように、ベース電流補償型のカ
レントミラー回路を使用することにより、差動増幅回路
の双方の引き出し電流のペアリング精度を上げ、より精
度良く目的の回路を得ることができる。

【００７４】図２において、１０４はトランジスタ１０
１〜１０３により構成されたカレントミラー回路のベー
ス電流を補償するための第１０のトランジスタであり、
ベースがトランジスタ１０１のコレクタに、エミッタが
トランジスタ１０１〜１０３のベースに、コレクタが電
源１０にそれぞれ接続されている。

【００７５】実施例３．前述の実施例１のトランジスタ
１０１と抵抗１１４との間にダイオードを設けることに
より、電源電圧に対する依存性を更に改善することがで
きる。

【００７６】図３において、１２１，１２２は抵抗１１
４の電源とは反対側の端子と、トランジスタ１０１のコ
レクタおよびこれに直結されたベースとの間に相互に直
列に接続されたダイオードである。

【００７７】この実施例においては、ダイオード１２
１，１２２を設けることにより、正の温度係数を持つ抵
抗２０によって作られた電流を、負の温度係数を持つダ
イオード１２１，１２２で抵抗２０の温度依存性を打消
し、温度に依存しない電流を得ることができる。その結
果、カレントミラー回路の電流の誤差が抑えられ、これ
により、より精度良く目的の回路を得ることができる。

【００７８】なお、ダイオードは、電源電圧値及び電流
を作り出す抵抗とダイオードとの温度係数のかねあいに
応じて１個、あるいは複数個配置してもよく、上記実施
例と同様の効果を得られる。

【００７９】また、上記図２のトランジスタ１０４を併
せもってもよいことは言うまでもない。

【００８０】さらに、上記実施例では前段回路および後
段回路の増幅器として差動増幅器を用いたものを示した
が、これはオペアンプ等であってもよく、上記各実施例
と同様の効果を奏する。

【００８１】

【発明の効果】以上のように、本発明に係る半導体集積
回路装置によれば、回路の前段に電源電圧に依存した電
流を流す電流回路を設け、その電流を後段の回路に供給
するようにしたので、電源電圧変動に対する依存性を抑
えることができ、動作範囲を狭くしない回路が得られ
る、という効果がある。

【００８２】また、本発明に係る半導体集積回路装置に
よれば、初段の差動増幅回路と、この初段の差動増幅回
路の出力を受けるエミッタフォロワ回路と、このエミッ
タフォロワ回路の出力を受ける次段の差動増幅回路とか
らなる半導体集積回路装置において、初段の差動増幅回
路の出力部とエミッタフォロア回路の入力部の間に電流
回路を設けるようにしたので、電源電圧の変動の影響を
受けやすい差動増幅回路における、電源電圧の変動の影
響を解消できる効果があり、また、その電流回路をカレ
ントミラー回路で構成するようにしたので、簡単な構成
で、電源電圧の変動による影響を抑制できる効果があ
る。

【００８３】また、本発明に係る半導体集積回路装置に
よれば、カレントミラーで構成したその電流回路に、ベ
ース電流補償用のトランジスタを設けるようにしたの
で、カレントミラー回路の電流の誤差を抑えることがで
き、電源電圧の変動による影響をより解消できる効果が
ある。

【００８４】さらに、本発明に係る半導体集積回路装置
によれば、カレントミラーで構成したその電流回路に、
電流を作り出す抵抗の温度係数を打消すためのダイオー
ドを設けるようにしたので、カレントミラー回路の電流
の誤差を抑えることができ、電源電圧の変動による影響
を解消できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体集積回路装置を
示す回路図である。

【図２】本発明の他の実施例による半導体集積回路装置
を示す回路図である。

【図３】本発明のさらに他の実施例による半導体集積回
路装置を示す回路図である。

【図４】従来の半導体集積回路装置を示す回路図であ
る。

【符号の説明】

１，２ 入力端子 １０ 電源 １１ 定電圧源 ２０〜２７，１１１〜１１４ 抵抗 ３０〜３５，１０１〜１０４ トランジスタ ４０〜４３ 定電流源 ５０，５１ 出力端子 ６１〜６３ 電位観察用節点 ８０，８４，８５ 電流源 ８１ 前段の差動増幅回路 ８２ エミッタフォロワ回路 ８３ 後段の差動増幅回路 １２１，１２２ ダイオード ２０２ 前段回路 ２０１ 後段回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/30 H03F 3/45 H03F 3/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 差動増幅回路とエミッタフォロア回路か
   らなる前段回路と、 該前段回路の出力を入力とする後段の差動増幅回路とを
   備えた半導体集積回路装置において、 前記前段回路の差動増幅回路の出力部と前記エミッタフ
   ォロア回路の入力部の間に接続された、電源電圧の変動
   に応じた電流を引き出すための電流源を備えた ことを特
   徴とする半導体集積回路装置。
2. 【請求項２】 前記電流源が、コレクタとベースが接続された第１のトランジスタと、 一端が第１の電源ノードに他端が第１のトランジスタの
   コレクタに接続された第１の抵抗と、一端が 第１のトランジスタのエミッタに他端が第２の電
   源ノードに接続された第２の抵抗と、 第１のトランジスタとベース同士が接続された第２，第
   ３のトランジスタと、 第２，第３のトランジスタのエミッタと第２の電源ノー
   ドとの間に接続された第３，第４の抵抗とを備えたもの
   であることを特徴とする請求項１記載の半導体集積回路
   装置。
3. 【請求項３】 第１のトランジスタのベースおよびコレ
   クタがエミッタおよびベースにそれぞれ接続されコレク
   タが第１の電源ノードに接続された第１０のトランジス
   タを備えたことを特徴とする請求項２記載の半導体集積
   回路装置。
4. 【請求項４】 第１の抵抗の他端と第１のトランジスタ
   のコレクタとの間に相互に接続された、１つのダイオー
   ドあるいは相互に直列接続された複数のダイオードを備
   えたことを特徴とする請求項２記載の半導体集積回路装
   置。