KR940006263A - 기준전위 발생회로와 그것을 사용한 반도체 집적회로 - Google Patents
기준전위 발생회로와 그것을 사용한 반도체 집적회로 Download PDFInfo
- Publication number
- KR940006263A KR940006263A KR1019930010509A KR930010509A KR940006263A KR 940006263 A KR940006263 A KR 940006263A KR 1019930010509 A KR1019930010509 A KR 1019930010509A KR 930010509 A KR930010509 A KR 930010509A KR 940006263 A KR940006263 A KR 940006263A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- potential
- output
- line
- reference potential
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은, 기준전위발생회로와 그것을 사용한 반도체집적회로등에 관한 것으로서, 온도의존성이 작은 기준전위발생회로를 실현하고, 그것을 사용한 정전압발생회로, 전압레벨검출회로 및 온도검출회로를 제공하고, 그리고 이들 회로를 이용한 유용한 전원 회로 및 반도체집적회로를 제공하는 것을 목적으로 한 것이다.
본 발명은, 온도변화에 기인한 MOSFET의 스레숄드전압의 변동을 보상하므로서 기준전위발생회로의 출력전위 변동을 억제하기 위하여, 정의 전원선(1)(외부전원전압 레벨 VSS과 출력노우드(2)와의 사이에 저항소자(4)를 삽입한다. 출력전위를 귀환하도록, 게이트가 출력노우느(2)에 접속되고 또한 소오스가 접지선(3)(접지전위 VSS)에 접속된 N형 MOSFET(5)를 설치한다. 또, MOS다이오드를 구성하도록 서로 직렬 접속된 다른 3개의 N형 MOSFEI(6), (7), (8)을, 귀환용의 N형 MOSFET(5)의 드레인과 출력노우드(2)와의 사이에 삽입(접지선(3)은, 출력노우드(2)의 전위에 대한 기준전위선이다.)한것을 특징으로한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 기준전위발생회로의 제1구성예의 회로도,
제2도는 본 발명의 제1실시예에 관한 기준전위발생회로의 제2구성예의 회로도,
제3도는 본 발명의 제1실시예에 관한 기준전위발생회로의 제3구성예의 회로도,
제4도는 본 발명의 제1실시예에 관한 기준전위발생회로의 제4구성예의 회로도.
Claims (60)
- 서로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키므로서 상기 출력노우드에 일정한 전위를 발생시키기 위한 기준전위 발생회로로서 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 구비한 것을 특징으로 하는 기준전위발생회로.
- 제1항에 있어서, 상기 귀환수단 및 다이오드 수단의 각 MOS 트랜지스터는, 모두 N형 MOS 트랜지스터이고, 상기 제1전압공급선은, 상기 제2전압공급선보다 저전위로 유지되는 것을 특징으로 하는 기준전위발생회로.
- 제1항에 있어서, 상기 귀환수단 및 다이오드 수단의 각 MOS 트랜지스터는 모두 P형 MOS 트랜지스터이고, 상기 제1전압공급선은, 상기 제2전압공급선보다 높은 전위로 유지되는 것을 특징으로 하는 기준전위발생회로.
- 제1항에 있어서, 상기 저항수단은, 또다른 MOS트랜지스터의 채널저항으로 구성되어 있는 것을 특징으로 하는 기준전위 발생회로.
- 제1항에 있어서, 상기 저항 수단은, 저항치가 제어신호에 따라서 변화하도록 구성되어 있는 것을 특징으로 하는 기준전위 발생회로.
- 제1항에 있어서, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스·드레인사이를 제어신호에 따라서 단락시키기 위한 단락수단을 더구비한 것을 특징으로 하는 기준전위 발생회로.
- 제1항에 있어서, 상기 귀한수단 및 다이오드수단의 각 MOS 트랜지스터는, 상기 다이오드수단의 복수의 MOS 트랜지스터의 각각의 콘덕턴스의 합계와 상기 귀환수단의 MOS 트랜지스터의 콘덕턴스가 소정의 동작조건 하에서 대략 동등하게 되도록 설정된 것을 특징으로 하는 기준전위차 발생회로.
- 제1항에 있어서, 상기 귀환수단 및 다이오드수단의 각 MOS 트랜지스터는, 상기 다이오드수단의 복수의 MOS 트랜지스터의 각각의 채널폭을 Wl, 채널길이를 Ll, 직렬개수를 N로 하고, 상기 귀환수단의 MOS 트랜지스터의 채널폭을 W2, 채널길이를 L2로 하였을때, W1/L1과 W2/L2와의 비가 대략 N때 1이 되도록 설정된 것을 특징으로 하는 기준전위발생회로.
- 출력선의 전위를 소정치로 유지하기 위한 정전압발생회로로서, 서로의 사이에 직류비교전압이 인가되는 제1 및 제2전압공급선의 기준전위선으로의 제1전압공급선과 출력노우드와의 사이에, 일정한 전위치를 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단, 을 구비한 것을 특징으로 하는 정전압발생회로.
- 제9항에 있어서, 상기 저항수단은 저항치가 제어신호에 따라서 변화하도록 구성되어 있고, 또한 상저항수단으로의 제어신호를 생성하므로서 안정화 출력전압으로서의 상기 출력선의 전위를 변경하기 위한 제어회로를 더 구비한 것을 특징으로 하는 정전압발생회로.
- 제9항에 있어서, 상기 다이오드수단의 복수의 MOS트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스·드레인사이를 제어신호에 따라서 단락시키기 위한 단락수단과, 상기 단락수단으로의 제어신호를 생성하므로서 안정화 출력전압으로서의 상기 출력선의 전위를 변경하기 위한 제어회로를 더구비한 것을 특징으로 하는 정전압발생회로.
- 출력선의 전위를 소정치로 유지하기 위한 정전압발생회로로서, 제1기준전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위 발생회로와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로, 를 구비하고, 상기 출력선은, 이 출력선의 전위가, 상기 제2기준전위선에 부여되도록 상기 제2기준전위발생회로에 결선된 것을 특징으로 하는 정전압발생회로.
- 제12항에 있어서, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서 소자를 더구비한 것을 특징으로 하는 정전압발생회로.
- 제12항에 있어서, 상기 제1및 제2기준전위발생회로중의 적어도 한쪽은, 사로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 상기 제1 또는 제2기준전위선으로서의 제1전압공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1의 전압공급선에 접속된 MOS트랜스터를 가진 귀환수단과, 서로 직렬 접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 구비한 것을 특징으로 하는 정전압발생회로.
- 제14항에 있어서, 상기 저항수단은 저항치가 제어신호에 따라서 변화하도록 구성되어 있고, 또한 상기 저항수단에의 제어신호를 생성하므로서 안정화출력전압으로서의 상기 출려선의 전위를 변경하기 위한 제어회로를 더 구비한 것을 특징으로 하는 정전압발생회로.
- 제14항에 있어서, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 제어신호에 따라서 단락시키기 위한 단락수단과, 상기 단락 수단에의 제어신호를 생성하므로서 안정화출력전압으로서의 상기 출력선의 전위를 변경하기 위한 제어회로,를 구비한 것을 특징으로 하는 정 전압발생회로.
- 제14항에 있어서, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은 제어신호에 따라서 상기 출력노우드의 전위를 변경할 수 있도록 구성되어 있고, 또한 촉진신호를 수취할 메마다 안정화출력전압으로서의 상기 출력선의 전위를 상승시키고 또한 억제신호를 수취할때마다 상기 출력선의 전위를 저하시히도록 상기 제어신호를 생성하기 위한 제어회로를 더 구비한 것을 특징으로 하는 정전압발생회로.
- 제14항에 있어서, 스태드바이신호를 수취하였을 경우에는 상기 제1기준전위발생회로, 제2기준전위발생회로 및 비교회로의 각각의 소비전류를 저감시키기 위한 제어회로를 더 구비한 것을 특징으로 하는 정전압발생회로.
- 제14항에 있어서, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은 제어신호에 따라서 상기 출력노우드의 전위를 변경할 수 있도록 구성되어 있고, 또한 리세트신호를 수취하였을 경우에는 안정화출력전압으로서의 상기 출력선의 전위를 디폴트치로 설정하도록 상기 제어신호를 생성하기 위한 제어회로를 더 구비한 것을 특징으로 하는 정전압발생회로.
- 제1피축정선의 기준전압레벨과 제2피축정선의 피축정전압레벨과의 대소관계를 판정하기 위한 전압레벨검출회로로서, 상기 제1피축정선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 상기 제2피축정선과과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 제2노우드의 전위와 상기 제1노우드의 전위를 비교하기 위한 비교회로를 구비한 것을 특징으로 하는 정전압발생회로.
- 제20항에 있어서, 상기 제1 및 제2기준전위발생회로의 각각은, 서로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 상기 제1 또는 제2피축정선으로의 제1전압공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 구비한 것을 특징으로 하는 전압레벨검출회로.
- 제21항에 있어서, 상기 제1및 제2기준전위발생회로중의 어느한쪽의 상기 저항수단은 저항치가 제어신호에 따라서 변화하도록 구성되어 있고, 또한 상기 비교회로의 출력에 따라서 상기 제어신호를 생성하므로서 전압레벨검출특성에 히스테리시스를 가지게하기 위한 제어회로를 더구비한 것을 특징으로 하는 전압레벨검출회로.
- 제21항에 있어서, 상기 제1 및 제2기준전위발생회로중의 어느한쪽의 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 제어신호에 따라서 단락시키기 위한 단락수단과, 상기 비교회로의 출력에 따라서 상기 단락수단으로의 제어신호를 생성하므로서, 전압레벨검출특성에 히스테리시스를 가지게 하기 위한 제어회로, 를 더 구비한 것을 특징으로 하는 전압레벨검출회로.
- 주위온도가 소정의 온도에 도달하였는지 어떤지를 판정하기 위한 온도검출회로로서, MOS 트랜지스터의 스테숄드전압의 변동의 영향을 완화하므로서 가은 온도의존성을 가진 전위차를 제1기준전위선과 제1노우드와의 사이에 발생시키기 위한 제1기존 전위발생회로와, MOS 트랜지스터의 소레솔드전압의 변동에 기인한 큰 온도의 존성을 가진 전위차를 제2기준전위선과 제2노우드와의 사이에 발생시키기 위한 제2기준전위발생회로와, 상기 제2노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회를 구비한 것을 특징으로 하는 온도검출회로.
- 제24항에 있어서, 상기 제1 및 제2기준전위발생회로는, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1전압공급선과 상기 제1노우드와의 사이에 작은 온도의존성을 가진 전위차를 발생시키도록, 상기 제2전압공급선과 상기 제1노우드와의 사이에 삽입된 제1저항수단과, 게이트가 상기 제1노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 제1노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 제1다이오드수단,을 구비하고, 상기 제2기준전위발생회로는, 서로의 사이에, 직류전압이 인가되는 제3 및 제4전압공급선중의 상기 제2기준전위선으로의 제3전압공급선과 상기 제2노우드와의 사이에 큰 온도의존성을 가진 전위차를 발생시키도록, 상기 제4전압 공급선과 상기 제2노우드와의 사이에 큰 온도의존성을 가진 전위차를 발생시키도록, 상기 제4전압 공급선과 상기 제2노우드와의 사이에 삽입된 제2저항수단과, 서로 직렬접속되고, 또한 일당부가 상기 제2노우드에 접속되고 타단부가 상기 제3전압공급선에 직결된 또다른 복수의 MOS 트랜지스터로 구성된 제2다이오드수단,을 구비한 것을 특징으로 하는 온도검출회로.
- 제25항에 있어서, 상기 제1 및 제2저항수단중의 적어도 한쪽은 저항수단은 저항치가 제어신호에 따라서 변화하도록 구성되어 있고, 또한 상기 비교회로의 출력에 따라서 상기 제어신호를 생성하므로서 온도검출특성에 히스테리시스를 가지게하기 위한 제어회로를 더구비한 것을 특징으로 하는 온도검출회로.
- 제25항에 있어서, 상기 제1 및 제2다이오드수단의 각각의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 제어신호에 따라서 단락시키기 위한 단락순단과, 상기 비교회로의 출력에 따라서 상기 단락수단으로의 제어신호를 생성하므로서, 온도검출특성에 히스테리시스를 가지게 하기 위한 제어회로,를 더구비한 것을 특징으로 하는 온도검출회로.
- 논리회로의 전원으로서 사용되는 안정화출력전압으로서의 출력선의 전위를 온도상승에 따라서 올리므로서 상기 논리회로의 지연시간을 일정하게 유지하기 위 한 전원회로서, 온도를 검출하기 위한 온도검출회로와, 온도상승에 따라서 상기 출력선의 전위를 올리도록, 상기 온도검출회로에 의해 검출된 온도에 따라서 상기 출력선의 전위를 변경하기 위힌 정전압발생회로,를 구비한 것을 특징으로 하는 전원회로.
- 제28항에 있어서, 상기 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록 상기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로,를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 가지고, 상기 저항수단은, 저항치가 상기 제어회로로부터의 제어신호에 따라서 변화하도록 구성되어 있는 것을 특징으로 하는 전원회로.
- 제28항에 있어서, 상기 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록 강기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로,를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단과, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 상기 제어회로로부터의 제어신호에 따라서 단락시키기 위한 단락수단,을 가진 것을 특징으로 하는 전원회로.
- 제28항에 있어서, 상기 정전압발생회로는, 제1기준전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 제1 및 제2노우드중의 적어도 한쪽의 전위를 변경시키므로서 상기 출력 선의 전위를 변경하도록, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1 또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 가지고, 상기 저항수단은, 저항치가 상기 제어회로에 따라서 변화하도록 구성되어 있는 것을 특징으로 하는 전원회로.
- 제28항에 있어서, 상기 정전압발생회로는, 제1기준전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 제1및 제2노우드중의 적어도 한쪽의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록, 상기 제1및 제2기준전위발생회중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1 또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단과, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 상기 제어회로부터의 제어신호에 따라서 단락시키기 위한 단락수단,을 가진 것을 특징으로 하는 전원회로.
- 제28항에 있어서, 상기 온도검출회로는, 제1기준전위선과 제1노우드와의 사인에 작은 온도의존성을 가진 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선과 제2노우드와의 사이에 큰 온도의존성을 가진 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교므로서 검출해야할 온도가 소정의 온도에 도달하였는지 판정하고, 이 판정의 결과에 따라서 상기 정전압발생회로의 동작을 제어하기 위한 비교회로,를 구비하고, 상기 제1기준전위발생회로는, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1기준전위선으로의 제1전압공급선과 상기 제1노우드와의 사이에 작은 온도의존성을 가진 전위차를 발생시키도록, 상기 제2전압공급선과 상기 제1노우드와의 사이에 삽입된 제1저항수단과, 게이트가 상기 제1노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 제1노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 제1다이오드수단,을 가지고, 상기 제2기준전위발생회로는, 서로의 사이에 직류전압이 인가되는 제3 및 제4전압공급선중의 상기 제2기준전위선으로의 제3전압공급선과 상기 제2노우드와의 사이에 큰 온도의존성을 가진 전위차를 발생시키도록, 상기 제4전압공급선과 상기 제2노우드와의 사이에 삽입된 제2저항수단과, 서로 직렬접속되고, 또한 일단부가 상기 제2노우드에 접속되고 타단부가 상기 제3전압공급선에 직결된 또다른 복수의 MOS 트랜지스터를 구성된 제2다이오드수단,을 가진 것을 특징으로 하는 전원회로.
- 논리회로의 전원으로서 사용되는 안정화출력전압으로서의 출력선의 전위를 온도상승에 따라서 올리므로서 상기 논리회로의 지연시간을 일정하게 유지하기 위한 전원회로로서, 펄스신호의 지연시간의 온도의존성이 작은 제1지연회로와, 기준온도에 있어서의 펄스신호의 지연시간이 상기 제1지연회로와 일치하도록 설정된 온도모니터로서의 논리회로를 가진 제2지연회로와, 상기 제1지연회로의 지연시간과 상기 제2지연회로의 지연시간과의 차를 검출하기 위한 지연시간차 검출회로와, 상기 제1지연회로의 지연시간이 상기 제2지연회로의 지연시간보다 크게 되었을 경우에는 상기 출력선의 전위을 상승시키고, 또한 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작게 되었을 경우에는 상기 출력선의 전위를 저하시키도록, 상기 지연시간차 검출회로의 출력에 따라서 상기 출력선의 전위를 변경하기 위한 정전압발생회로,를 구비하고, 상기 정전압발생회로로부터의 상기 출력선상의 안정화출력전압은, 상기 제2지연회로에 전원으로서 공급되고 있는 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 상기 제1지연회로는, 저항소자가 콘덴서소자로 결정되는 시정수를 이용하도록 구성된 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 상기 지연시간차 검출회로는, 상기 제1지연회로의 지연시간과 함께 상기 제2지연회로의 지연시간과의 차에 따라서, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 크게되었을 경우에는 촉진신호를 출력하고, 또한 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작게되었을 경우에는 억제신호를 출력하는 기능을 가지고, 상기 정전압발생회로는, 상기 지연시간차검출회로로부터의 촉진신호를 수취할때마다 상기 출력선의 전위를 상승시키고, 또한 상기 지연시간차검출회로로부터의 억제신호를 수취할때마다 상기 출력선의 전위를 저하시키는 기능을 가지는 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차률 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구등하기 위한 구동회로와, 상기 기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록 상기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 가지고, 상기 저항수단은, 저항치가 상기 제어회로로부터의 제어신호에 따라서 변화하도록 구성되어 있는 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위 를 변경하도록 상기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로,를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS트랜지스터로 구성된 다이오드수단과, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 상기 제어회로로부터의 제어신호에 따라서 단락시키기 위한 단락수단,을 가진 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 상기 정전압발생회로는, 제1기준전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 제1 및 제2노우드중의 적어도 한쪽의 전위를 변경시키므로서 상기 출력 선의 전위를 변경하도록, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전위발생회로중 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1 또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단, 을 가지고, 상기 저항수단은, 저항치가 저항치가 상기 제어회로에 따라서 변화하도록 구성되는 것을 특징으로 하는 전원회로.
- 제34항에 있어서, 상기 정전압발생회로는, 제1기준전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로가, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2로우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와 상기 제1 및 제2노우드중의 적어도 한쪽의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1 또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단과, 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 상기 제어회로로부터의 제어신호에 따라서 단락시키기 위한 단락수단,을 가진 것을 특징으로 하는 전원회로.
- 주변회로와 이 주변회로의 지연시간을 보정하기 위한 지연시간 보정회로를 구비한 반도체집적회로로서, 상기지연시간보정회로는, 펄스신호를 지연시키기 위한 제1지연회로와, 상기 제1지연회로에 긍급되는 펄스신호와 동일한 펄스신호를 지연시키기 위한 논리회로를 가지고, 이 논리회로는, 상기 주변회로와 동일하고 또한 상기 제1지연회로와는 다른 지연시간온도의존성을 가지고 또한 기준온도에 있어서의 펄스신호의 지연시간이 상기 제1지연회로와 일치하도록 설정된 제2지연회로와, 상기 제2지연회로 및 주변로의 각각에의 안정화전원전압의 공급선으로서 사용되는 출력선의 전위를, 제어신호에 따라서 변경가능한 일정치로 유지하기 위한 정전압발생회로와, 상기 제1 및 제2지연회로의 각각의 출력신호에 의거하여, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 크게 되었을 경우에는 촉진신호를 출력하고, 또한 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작게 되었을 경우에는 억제신호를 출력하기 위한 지연시간차 검출회로와, 상기 지연시간차 검출회로로부터의 촉진신호를 수취할때마다 상기 출력선의 전위를 상승시키도록, 또한 상기 지연시간차검출회로부터의 억제신호를 수취할때마다 상기 출력선의 전위를 저하시키도록 상기 정전압발생회로에의 제어신호를 출력하기 위한 제어회로,를 구비한 것을 특징으로 하는 반도체집적회로.
- 제41항에 있어서, 상기 지연시간 보정회로는, 상기 제1 및 제2지연회로에 공통의 펄스신호를 공급하기 위한 펄스 발생회로를 더 구비한 것을 특징으로 하는 반도체집적회로.
- 제41항에 있어서, 상기 지연시간차검출회로는, 제1 및 제2검출신호를 상기 촉진신호 및 억제신호로서 출력하기 위한 회로를 구비하고, 상기 제1 및 제2검출회로는 각각 동일시각에 천이하는 펄스를 가지고, 또한 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 큰 경우에는 상기 제2검출신호의 펄스폭이 상기 제1검출신호의 펄스폭보다 크게되고, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작은 경우에는 상기 제2검출신호의 펄스폭이 상기 제1머출신호의 퓔스폭보다 작게 되는 것을 특징으로 하는 반도체집적회로.
- 제43항에 있어서, 상기 제어회로는, 복수의 논리신호를 상기 제어신호로서 출럭하기 위한 회로를 구비하고, 상기 복수의 논리신호중 소정의 논리레벨을 가진 논리신호의 수는, 상기 지연시간차 검출회로로부터 출력되는 제1 및 제2검출신호의 펄스폭의 차에 따라서 변경되는 것을 특징으로 하는 반도체집적회로.
- 제44항에 있어서, 상기 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위 발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 기준전위발생회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로,를 구비하고, 상기 기준전위발생회로는, 상기 제어회로로부터 제어신호로서 출력되는 복수의 논리신호중의 소정의 논리레벨을 가진 논리신호의 수에 따라서 저항치가 변화하도록 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 접속된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 가진 것을 특징으로 하는 반도체집적회로.
- 제41항에 있어서, 상기 제2지연회로를, 기준온도에 있어서의 지연시간이 상기 제1지연회로의 출력신호와 일치하도록 설정된 기준신호에 대해서 지연위상을 가신 제1출력 신호와, 상기 기준신호에 대해서 전진위상을 가진 제2출력신호를 각각 출력하기 위한 회로를 구비하고, 상기 지연시간차 검출회로는, 상기 제1지연회로의 출력신호의 입력타이밍에 대한 상기 제2지연회로의 제1및 제2출력신호의 입력타이밍에 따라서, 상기 제1지연회로의 지연시간과 상기 제2지연회로의 지연시간과의 차의 유무를 표시하는 제1검출신호와, 상기 제1 및 제2지연회로중의 어느쪽의 지연시간이 큰것인지를 표시하는 제2검출신호를 상기 촉진신호 및 억제신호로서 출력하기 위한 회로를 구비하고, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 큰 경우에는 지연시간차의 존재를 표시하는 제1검출신호와 제1논리레벨을 가진 제2검출신호가, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작은 경우에는 지연시간차의 존재를 표시하는 제1검출신호와 제2논리레벨을 가진 제2검출신호가 각각 상기 지연시간차검출회로로부터 출력되는 것을 특징으로 하는 반도체집적회로.
- 제46항에 있어서, 상기 지연시간차 검출회로는, 상기 제1지연회로의 출력신호와 상기 제2지연회로의 제1 및 제2출력신호를 각각 입력신호로하는 논리합회로와, 상기 논리합회로의 출력신호를 래치하므로서 상기 제1검출신호를 출력하기 위한 제1래치회로와, 상기 제1래치회로로부터의 제1검출신호의 출력타이밍으로 상기 제1지연회로의 출력신호를 래치함으로서 상기 제2검출신호를 출력하기 위한 제2래치회로,를 구비한 것을 특징으로 하는 반도체집접회로.
- 제41항에 있어서, 상기 지연시간차 검출회로는, 상기 제1지연회로의 출력신호의 입력타이밍에 대한 상기 제2지연회로의 출력신호의 입력타이밍에 따라서, 상기 제1 및 제2지연회로중의 어느쪽의 지연시간이 큰지를 표시하는 제1검출신호와, 상기 제1지연회로의 지연시간과 상기 제2지연회로의 지연시간과의 차의 유무를 표시하는 제2검출신호를 상기 촉진신호 및 억제신호로서 출력하기 위한 회로틀 구비하고, 상기 제1지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 큰 경우에는 제1논리레벨을 가진 제1검출신호와 지연시간치의 존재를 표시하는 제2검출신호,가, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작은 경우에는 제2논리레벨을 가진 제1검출신호와 지연시간차의 존재를 표시하는 제2검출신호가 각각 상기 지연시간차 검출회로로부터 출력되는 것을 특징으로 하는 반도체집적회로.
- 제48항에 있어서, 상기 지연시간차 검출회로는, 상기 제1 및 제2지연회로의 각각의 출력신호의 전위차를 증폭하므로서 상기 제1검출신호를 출력하기 위한 플립플롭과, 상기 제1 및 제2지연회로의 각각의 출력신호중의 어느한쪽의 천이에 의해 트리거되어서 일정 펄스폭을 가진 상기 제2검출신호를 출력하기 위한 단안정멀티바이브레이터,를 구비한 것을 특징으로 하는 반도체집적회로.
- 제41항에 있어서, 상기 주변회로는, 워드선을 개재해서 메모리셀을 선택하기 위한 로우디코우터를 구비하고, 상기 정전압발생회로의 출력선은, 상기 제2지연회로 및 로우디코우더의 각각에의 전원전압공급선으로서 사용되는 것을 특징으로 하는 반도체집적회로.
- 제1 및 제2전압공급선을 통해서 외부로부터 인가되는 직류전압으로부터 반도체기판에 부여해야할 기판전위를 생성하기 위한 기판전위생성회로와, 상기 기판전위생성회로에 의해 생성된 기판전위를 소정치로 유지하도록 상기 기판전위에 따라서 상기 기판전위생성회로의 동작을 제어하기 위한 기판전위 제어회로,를 구비한 반도체집적회로로서, 상기 기판전위제어회로는, 상기 제1 및 제2전압공급선중의 어느한쪽을 제1전위선, 다른쪽을 제2전위선으로하고, 상기 제1전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 상기 반도체기판과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하고, 이 비교의 결과에 따라서 상기 기판전위생성회로의 동작을 제어하기 위한 비교회로를 가지고, 상기 제1기준전위발생회로는, 상기 제2전위선과 상기 제1노우드와의 사이에 삽입된 제1저항수단과, 게이트가 상기 제1노우드에 접속되고 또한 소오스가 상기 제1전위선에 접속된 MOS 트랜지스터를 가진 제1귀환수단과, 서로 직렬접속되고 또한 상기 제1귀환수단의 MOS 트랜지스터의 드레인과 상기 제1노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 제1다이오드수단을 가지고, 상기 제2기준전위발생회로는, 상기 제1 및 제2전압공급선중의 어느한쪽과 상기 제2노우드와의 사이에 삽입된 제2저항수단과, 게이트가 상기 제2노우드에 접속되고 또한 소오스에 상기 기판전위가 부여된 또다른 MOS 트랜지스터를 가진 제2귀환수단과, 서로 직렬 접속되 고 또한 상기 제2귀환수단의 MOS 트랜지스터의 드레인과 상기 제2노우드와의 사이에 삽입된 또다른 복수의 MOS 트랜지스터로 구성된 제2다이오드 수단,을 가진 것을 특징으로 하는 반도체집적회로.
- 제1 및 제2전압공급선을 통해서 외부로부터 인가되는 직류전압으로부터 반도체기판상에 특정한 회로블록에 부여해야할 특정전위를 특정전위선상에 생성하기 위한 특정전위생성회로와, 상기 특정전위생성회로에 의해 생성된 특정전위를 소정치로 유지하도록 상기 특정전위상의 특정전위에 따라서 상기 특정전위생성회로의 동작을 제어하기 위한 특정전위제어회로를 구비한 반도체집적회로로서, 상기 특정전위제어회로는, 상기 제1 및 제2전압공급선중의 어느한쪽을 제1전위선, 다른쪽을 제2전위선으로하고, 상기 제1전위선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 상기 반도체기판과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 제1노위드의 전위와 상기 제2노우드의 전위를 비교하고, 이 비교의 결과에 따라서 상기 기판전위생성회로의 동작을 제어하기 위한 비교회로를 가지고, 상기 제1기준전위발생회로는, 상기 제2전위선과 상기 제1노우드와의 사이에 삽입된 제1저항수단과, 게이트가 상기 제1노우드에 접속되고 또한 소오스가 상기 제1전위선에 접속된 MOS 트랜지스터를 가진 제1귀환수단과, 서로 직렬접속되고 또한 상기 제1귀환수단의 MOS 트랜지스터의 드레인과 상기 제1노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 제1다이오드수단을 가지고, 상기 제2기준전위발생회로는, 상기 제1 및 제2전압공급선중의 어느한쪽가 상기 제2노우드와의 사이에 삽입된 제2저항수단과, 게이트가 상기 제2노우드에 접속되고 또한 소오스에 상기 기판전위가 부여된 또다른 MOS 트랜지스터를 가진 제2귀환수단과, 서로 직렬 접속되고 또한 상기 제2귀환수단의 MOS 트랜지프터의 드레인과 상기 제2노우드와의 사이에 삽입된 또다른 복수의 MOS 트랜지스터로 구성된 제2다이오드 수단,을 가진 것을 특징으로 하는 반도체집적회로.
- 반도체기판상의 각각 논리회로 구성된 복수의 회로블록에 공통의 전원으로서 사용되는 안정화출력전압으로서의 출력선의 전위를 온도상승에 따라서 올리므로서 상기 복수의 회로블록의 각각의 지연시간을 일정하게 유지할 수 있도록 구성된 반도체집적회로로서, 펄스신호의 지연시간의 온도의존성이 작은 제1지연회로와, 기준온도에 있어서의 펄스신호의 지연시간이 상기 제1지연회로와 일치하도록 설정된 온도모니터로서의 논리회로를 가진 제2지연회로와, 상기 제1지연회로의 지연시간과 상기 제2지연회로의 지연시간과의 차에 따라서, 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간 보다 크게 되었을 경우에는 촉진신호를 출력하고, 또한 상기 제2지연회로의 지연시간이 상기 제1지연회로의 지연시간보다 작게 되었을 경에는 억제신호를 출력하기 위한 지연시간차검출회로와, 상기 지연시간차검출회로로부터의 촉진신호를 수취 할때마다 상기 출력선의 전위를 상승시키고, 또한 상기 지연시간차 검출회로로부터의 억제신호를 수취할때마다, 상기 출력선의 전위를 저하시키기 위한 정전압발생회를 구비하고, 상기 정전압발생회로로부터의 상기 출력 선상의 안정화출력전압은, 상기 제2지연회로에 전원으로서 공급되어 있는 것을 특징으로 하는 반도체집적회로.
- 제53항에 있어서, 정전압발생회로는, 서로의 사이에 직류전압이 인가되는 제1및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위발생회로와, 상기 기준전압발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록 상기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로,를 구비하고, 상기 기준전위발생회로는, 상기 기준전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단을 가지고, 상기 저항수단은, 저항치가 상기 제어회로로부터의 제어신호에 따라서 변화하도록 구성되어 있는 것을 특징으로 하는 반도체집적회로.
- 제53항에 있어서, 정전압발생회로는 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 기준전위선으로서의 제1전압공급선과 출력노우드와의 사이에 일정한 전위차를 발생시키기 위한 기준전위발생회로와, 상기 기준전위발생회로의 출력노우드의 전위와 상기 출력선의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 기준전위발생회로의 출력노우드의 전위를 변경시키므로서 상기 출력선의 전위를 변경하도록 상기 기준전위발생회로에 제어신호를 부여하기 위한 제어회로,를 구비하고, 상기 기준전위발생회로는, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단과, 상기 다이오드수단의 복수외 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 제어회로로부터의 제어신호에 따라서 단락시키기 위한 단락수단,을 가진 것을 특징으로 하는 반도체집적회로.
- 제53항에 있어서, 상기 정전압발생회로는, 제1기준전선과 제1노우드와의 사이에 일정한 전위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 제1 및 제2노우드중의 적어도 한쪽의 전위를 변경시키므로서 상기 출력 선의 전위를 변경하도록, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전원발생회로중의 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1 또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단,을 가지고, 상기 저항수단은, 저항치가 상기 제어회호부터의 제어신호에 따라서, 변화하도록 구성되어 있는 것을 특징으로 하는 반도체집적회로.
- 제53항에 있어서, 상기 정전압발생회로는, 제1기준전선과 제1노우드와의 사이에 일정한 진위차를 발생시키기 위한 제1기준전위발생회로와, 제2기준전위선으로서의 상기 출력선과 제2노우드와의 사이에 일정한 전위차를 발생시키기 위한 제2기준전위발생회로와, 상기 출력선과 상기 제2노우드와의 사이에 삽입된 콘덴서소자와, 상기 제1노우드의 전위와 상기 제2노우드의 전위를 비교하기 위한 비교회로와, 상기 비교회로의 출력에 의한 제어하에서 상기 출력선을 구동하기 위한 구동회로와, 상기 제1 및 제2노우드중의 적어도 한쪽에 전위를 변경시키므로서 상기 출력 선의 전위를 변경하도록, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽에 제어신호를 부여하기 위한 제어회로를 구비하고, 상기 제1 및 제2기준전위발생회로중의 적어도 한쪽은, 서로의 사이에 직류전압이 인가되는 제1 및 제2전압공급선중의 상기 제1또는 2기준전위선으로의 제1전원공급선과 상기 제1 또는 제2노우드로서의 출력노우드와의 사이에 일정한 전위차를 발생시키도록, 상기 제2전압공급선과 상기 출력노우드와의 사이에 삽입된 저항수단과, 게이트가 상기 출력노우드에 접속되고 또한 소오스가 상기 제1전압공급선에 접속된 MOS 트랜지스터를 가진 귀환수단과, 서로 직렬접속되고 또한 상기 귀환수단의 MOS 트랜지스터의 드레인과 상기 출력노우드와의 사이에 삽입된 다른 복수의 MOS 트랜지스터로 구성된 다이오드수단고, 상기 상기 다이오드수단의 복수의 MOS 트랜지스터중의 적어도 1개의 MOS 트랜지스터의 소오스ㆍ드레인사이를 상기 제어회로로부터의 제어신호에 따라서 단락시키기 위한 단락수단을 가진 것을 특징으로 하는 반도체집적회로.
- 제53항에 있어서, 상기 제1지연회로, 제2지연회로 및 지연시간차검출회로는, 상기 반도체기판상에 각각 1개 배치되고, 상기 정전압발생회로는, 상기 복수의 회로블록의 각각에 근접하도록 상기 반도체기판상에 분산해서 복수배치되고, 상기 복수의 상기 복수의 정전압발생회로의 각각과 상기 지연시간차검출회로와의 사이 에 각각 상기 촉진신호 및 억제신호를 전달하기 위한 2개 신호선이 설치된 것을 특징으로 하는 반도체집적회로.
- 제58항에 있어서, 상기 제1 및 제2지연회로는, 상기 반도체기판상의 대략 중앙에 배치된 것을 특징으로 하는 반도체집적회로.
- 제58항에 있어서, 상기 제1 및 제2지연회로는, 상기 반도체기판상의 발열중심의 근처에 배치된 것을 특징으로 하는 반도체집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15028592 | 1992-06-10 | ||
| JP92-150285 | 1992-06-10 | ||
| JP93-118221 | 1993-05-20 | ||
| JP11822193A JP3238526B2 (ja) | 1992-06-10 | 1993-05-20 | 基準電位発生回路とそれを用いた半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940006263A true KR940006263A (ko) | 1994-03-23 |
| KR970006604B1 KR970006604B1 (ko) | 1997-04-29 |
Family
ID=26456188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930010509A KR970006604B1 (ko) | 1992-06-10 | 1993-06-10 | 기준전위발생회로와 그것을 사용한 반도체집적회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5545977A (ko) |
| JP (1) | JP3238526B2 (ko) |
| KR (1) | KR970006604B1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
| DE69518294T2 (de) * | 1994-10-20 | 2000-12-21 | Shin-Etsu Chemical Co., Ltd. | Neue Silacyclohexanverbindung, eine sie enthaltende flüssigkristalline Zusammensetzung und eine die Zusammensetzung enthaltende flüssigkristalline Vorrichtung |
| US5703476A (en) * | 1995-06-30 | 1997-12-30 | Sgs-Thomson Microelectronics, S.R.L. | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator |
| JP3517493B2 (ja) * | 1995-09-21 | 2004-04-12 | 松下電器産業株式会社 | 内部降圧回路 |
| JP3366222B2 (ja) * | 1997-06-17 | 2003-01-14 | 日本電気株式会社 | 出力回路 |
| DE69739284D1 (de) * | 1997-11-05 | 2009-04-16 | St Microelectronics Srl | Temperaturkorrelierter Spannungsgeneratorschaltkreis und zugehöriger Spannungsregler für die Speisung einer Speicherzelle mit einer einzigen Stromversorgung, insbesondere vom FLASH-Typ |
| KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
| US6611248B2 (en) * | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
| KR100366627B1 (ko) * | 2000-08-23 | 2003-01-09 | 삼성전자 주식회사 | Ｄｔｃ 기반 플립플럽 회로 및 비교기 |
| US20030219061A1 (en) * | 2002-05-23 | 2003-11-27 | Seeger Mark E. | Liquid vessel with time approximation |
| JP4374254B2 (ja) * | 2004-01-27 | 2009-12-02 | Ｏｋｉセミコンダクタ株式会社 | バイアス電圧発生回路 |
| JP4091577B2 (ja) * | 2004-07-20 | 2008-05-28 | 株式会社東芝 | 強誘電体メモリ |
| US7287235B1 (en) * | 2004-08-06 | 2007-10-23 | Calypto Design Systems, Inc. | Method of simplifying a circuit for equivalence checking |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| JP4804975B2 (ja) * | 2006-03-22 | 2011-11-02 | エルピーダメモリ株式会社 | 基準電位発生回路及びそれを備えた半導体記憶装置 |
| US7486060B1 (en) * | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
| US20080100371A1 (en) * | 2006-10-26 | 2008-05-01 | Fabrice Paillet | Dual rail generator |
| US20080143408A1 (en) | 2006-12-19 | 2008-06-19 | Fabrice Paillet | Pulse width modulator |
| KR100892723B1 (ko) * | 2007-11-19 | 2009-04-10 | 주식회사 하이닉스반도체 | 반도체 집적회로의 디지털 온도 정보 생성 장치 |
| JP4656260B2 (ja) * | 2008-06-20 | 2011-03-23 | 富士通株式会社 | 受信装置 |
| JP5353548B2 (ja) | 2009-08-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | バンドギャップレファレンス回路 |
| US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
| CN103926967B (zh) * | 2014-04-17 | 2015-06-10 | 重庆西南集成电路设计有限责任公司 | 低压低功耗基准电压源及低基准电压产生电路 |
| US10133292B1 (en) * | 2016-06-24 | 2018-11-20 | Cadence Design Systems, Inc. | Low supply current mirror |
| US10473530B2 (en) * | 2017-08-18 | 2019-11-12 | Qualcomm Incorporated | Apparatus and method for generating temperature-indicating signal using correlated-oscillators |
| KR102204130B1 (ko) * | 2019-06-11 | 2021-01-18 | 포항공과대학교 산학협력단 | 기준 전압을 생성하기 위한 전자 회로 |
| US11625057B2 (en) | 2021-03-04 | 2023-04-11 | United Semiconductor Japan Co., Ltd. | Voltage regulator providing quick response to load change |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313083A (en) * | 1978-09-27 | 1982-01-26 | Analog Devices, Incorporated | Temperature compensated IC voltage reference |
| US4295089A (en) * | 1980-06-12 | 1981-10-13 | Gte Laboratories Incorporated | Methods of and apparatus for generating reference voltages |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
-
1993
- 1993-05-20 JP JP11822193A patent/JP3238526B2/ja not_active Expired - Fee Related
- 1993-06-09 US US08/074,561 patent/US5545977A/en not_active Expired - Lifetime
- 1993-06-10 KR KR1019930010509A patent/KR970006604B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5545977A (en) | 1996-08-13 |
| KR970006604B1 (ko) | 1997-04-29 |
| JPH0676571A (ja) | 1994-03-18 |
| JP3238526B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006263A (ko) | 기준전위 발생회로와 그것을 사용한 반도체 집적회로 | |
| US5504452A (en) | Semiconductor integrated circuit operating at dropped external power voltage | |
| US7593257B2 (en) | Memory | |
| US20020030538A1 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| US5382847A (en) | Output buffer circuits including voltage compensation | |
| KR960011810B1 (ko) | 기판 바이어스 전압 발생 회로 | |
| JP2008537405A (ja) | 適応トリップ点検出のための装置および方法 | |
| US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
| KR940009349B1 (ko) | 온도 검출 회로를 갖는 반도체 장치 | |
| US20020027427A1 (en) | Voltage down converter allowing supply of stable internal power supply voltage | |
| JP3425956B2 (ja) | 電圧を安定にするための回路および方法 | |
| US5387830A (en) | Semiconductor device with excess current prevention circuit | |
| JPH08147974A (ja) | クロッキング回路 | |
| US5889395A (en) | Integrated low voltage regulator for high capacitive loads | |
| KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
| KR960000896B1 (ko) | 반도체 집적회로장치 | |
| KR100192582B1 (ko) | 반도체 메모리장치의 입력보호회로 및 입력보호방법 | |
| KR100434176B1 (ko) | 전원전압 레벨 검출기 | |
| US5341035A (en) | Substrate potential generator | |
| JP3868131B2 (ja) | バックバイアス回路 | |
| KR960006376B1 (ko) | 어드레스 천이 검출회로 | |
| KR900003901A (ko) | 프로그램 가능한 반도체 메모리 회로 | |
| KR960043522A (ko) | 전원변동에 안정된 반도체 메모리 장치 | |
| GB2300283A (en) | Source voltage generating circuit | |
| KR0137343B1 (ko) | 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090925 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |