KR940004295B1 - 평판 패널 디스플레이의 제작방법과 그 장치 - Google Patents

평판 패널 디스플레이의 제작방법과 그 장치 Download PDF

Info

Publication number
KR940004295B1
KR940004295B1 KR1019910025220A KR910025220A KR940004295B1 KR 940004295 B1 KR940004295 B1 KR 940004295B1 KR 1019910025220 A KR1019910025220 A KR 1019910025220A KR 910025220 A KR910025220 A KR 910025220A KR 940004295 B1 KR940004295 B1 KR 940004295B1
Authority
KR
South Korea
Prior art keywords
electrode
plate
face plate
line cathode
back plate
Prior art date
Application number
KR1019910025220A
Other languages
English (en)
Other versions
KR930013817A (ko
Inventor
박남신
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019910025220A priority Critical patent/KR940004295B1/ko
Publication of KR930013817A publication Critical patent/KR930013817A/ko
Application granted granted Critical
Publication of KR940004295B1 publication Critical patent/KR940004295B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

내용 없음.

Description

평판 패널 디스플레이의 제작방법과 그 장치
제1도는 본 발명에 의한 평판 패널 디스플레이의 측단면도.
제2도는 종래의 평판 패널 디스플레이의 측단면도.
제3도는 제2도의 디스플레이를 부분 절개하여 표시한 분해 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
20 : 페이스 플레이트 21 : 애노드 전극
22 : 형광층 23 : 백 플레이드
24 : 배면 전극 25 : 격벽
26 : 라인 캐소드 전극
본 발명의 평판 패널 디스플레이의 제작방법과 그 장치에 관한 것으로서, 보다 상세하게는 전체 부피를 줄여 벽걸이용으로 사용가능하고 휘도를 높일 수 있는 디스플레이의 제작방법과 그 장치에 관한 것이다.
평판 패널 디스플레이는 일반 표시장치에 비하여 두께를 얇게 할 수 있는 이점이 있는 관계로 많은 연구가 시도되고 있다.
제2도 및 제3도는 종래의 디스플레이 장치를 나타내는 도면으로서, 전체 장치가 부호 100으로 표시되고 있다.
배면판(1)상에는 배면전극(2)이 병렬로 배치되어 있으며, 바이어스 전압 Vbe가 인가되고 있다.
와이어 형성의 캐소드(4) 위쪽으로는 격자형상의 가속전극(5)이 있다. 그기고 배면적극(2)과 가장 윗쪽에 면판 구조체(12)가 있는데, 이 구조체(12)는 면판(11)과, 인이 코팅되어 있고 알루미늄이 도금된 형광층(10)과, 애노드 전극(9)을 포함하고 있으며, 상기한 면판(11)은 형광층(10)에 충돌하는 전자에 의해 발광하는 화상을 전면으로부터 보여줄 영상을 형성하게 된다.
그리고 상기한 구조체(12)와 격자 형상의 가속전극(5) 상에는 어드레스 수단(13)이 위치하고 있는데, 이 어드레스 수단(13)은 기판(7)을 사이에 두고 배치되는 제1 및 제2어드레스 전극(6)(8)을 갖고 있다.
상기한 제1어드레스 전극(6)은 다수의 구멍이 뚤려져 있는 기판(7)의 배면상에 한쪽방향으로 확장되어 있고, 제2어드레스 전극(8)은 제1어드레스 전극(6)과 대향하는 자세로 배치되어 있다.
점선으로 도시되고 있는 전자운(3)(3')은 각 전극에 가하여지는 각각의 바이어스 전압(Vbe)(Vk)(Vse)에 의해 속도와 방향등이 제어된다.
보다 상세히 설명을 하면, 화면이 표시되지 않는 블랭킹 기간중에 와이어 형상의 캐소드(4)에 전압(Vk)이 인가되면 캐소드(4)로부터 전자가 방출되어 전자운(3)(3')을 형성하는 것이다.
화상의 휘도에 절대적인 영향을 미치는 전자의 양은 열 전자 방출기간이 블랭킹 기간에 국한되는 제약이 있기 때문에 충분한 양의 전자를 얻어 어렵게 되므로 고휘도 실현이 어렵게 된다.
더우기 블랭킹 기간이 아닌 유효 신호 구동중에도 전계호과로 인해 와이어 형상의 캐소드로부터 소량의 전자가 방출되기 때문에 이 전자는 디스플레이되는 화상에 있어 라인 형태의 휘도의 불균일을 가져오게 된다.
또한 상기한 구조의 디스플레이 장치는, 제 1 및 제2어드레스 전극을 포함하는 구조를 이루고 있어 그 만크의 두께가 두꺼워지게 되므로 벽걸이형으로는 부적합한 문제점이 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해소하기 위하여 발명된 것으로서, 본 발명의 목적은 휘도를 얻을 수 있으며, 두께를 얇게 하여 벽걸이형을 실현할 수 있는 평판 패널 디스플레이의 제작방법과, 그 장치를 제공하는데 있다.
이를 실현하기 위하여 본 발명은, 페이스 플레이트의 일측면상에 애노드 전극을 스트라이 형상으로 형성함과 아울러 그 위에 형광층을 동일 형상으로 도포하고, 백 프레이트상에 배면전극을 형성함과 아울러 그 위에 격벽이 형성되고, 이 격벽위에 라인 캐소드 전극이 직교상으로 배치되는 평판 패널 디스플레이 장치를 제공하고 있다.
제1도는 본 발명에 의한 평판 패널 디스플레이 장치의 측단면도로서, 페이스 플레이트(20)의 일측면에 ITO 애노드 전극(21)이 스트라이프 형상으로 다수열 형성되어 있으며, 이 애노드 전극(21)의 표면에는 저속 전자선을 여기시키기 위한 형광층(22)이 도포되어 있다.
상기한 페이스 플레이트(20)와 일정한 간격을 띄우며 대향 배치되는 백 플레이트(23)에는, 컨트라스트를 향상시키기 위한 배면 전극(24)이 형성되어 있으며, 이 배면 전극(24)상에는, 애노드 전극(21)과 동일한 방향으로 배열되는 격벽(25)이 위치되어 있는데, 이 격벽(25)는 애노드 전극(21)들 사이를 향하여 설치되고 있다.
상기한 격벽(25)에는 라인 캐소드 전극(26)이 직교상으로 배치되어 다수의 팩셀(Pixel)를 이루고 있다.
이와 같이 이루어지는 본 발명의 평판 패널 디스플레이 장치는, 페이스 플레이트(20)의 일측 전체면에 걸쳐 투명 도전막 전극을 형성한 다음, 통상의 방법으로 상기한 투명 도전막 전극을 스트라이프 형상으로 하여 애노드 전극(21)을 형성시킨다.
이 애노드 전극(21)위에 슬러리법 및 프린팅 방식으로 적, 청, 녹색의 형광체를 스트라이프 형상으로 도표하여 형광츨(22)을 형성한다.
다음에, 백 플레닝트(23)상에 배면전극(24)을 형성하고, 이 배면전극(24)위에 격벽(25)을 애노드 전극(21)과 동일한 방향으로 형성한다.
이 때 격벽(25)은 절연체 후막 페이스트를 사용하여 100㎛정도의 두께로 한 다음, 이 격벽(25) 위에 라인 캐소드 전극(26)을 격벽(25)과 직교방향으로 배치하여 고정시킨다. 그리고 이 라인 캐소드 전극(26)위에 다시 100㎛의 두께 정도로 격벽을 프린팅하여 픽셀을 형성한다.
이와 같이 제작된 페이스 플레이트(20)와 백 플레이트(23)를, 사이드 글래스를 개재하여 저융점 글래스 파우더로 소성봉착하고, 통상의 방식으로 관내를 배기시켜 패널을 완성한다.
이 배기공정에서 라이 캐소드 전극(26)의 활성화 공정을 행하고, 배기관을 절단한후, 게터 플래싱을 하여 1.0×10Torr 정도의 진공도가 유지되도록 한다.
이와 같이 제조되는 본 발명의 평판 패널 디스플레이 장치는, 라인 캐소드 전극에 일정 전압을 스캐닝시키고, 애노드 전극에 데이터 신호 전압을 인가함에 의해 페이스 플레이트 화상을 표시하게 된다.
이와 같이 이루어지는 본 발명의 디스플레이 장치는, 제2도 및 제3도에 표현되고 있는 어드레스 수단을 채용하지 않고 있기 때문에 전체 부피를 작게할 수 있어 벽걸이형의 디바이스 실현이 가능하고 관내를 고진공으로 하기 때문에 저전압으로 고휘도를 얻을 수 있는 이점이 있다.

Claims (2)

  1. 페이스 플레이트상에 애노드 전극을 스트라이프 형상으로 형성함과 아울러 이 애노드 전극상에 형광층을 스트라이프 형상으로 도포하고, 백 플레이트상에 배면전극을 형성함과 아울러 이 배면전극상에 1차 격벽을 형성하고 그 위에 라인 캐소드 전극을 직교상으로 고정시키고, 다시 이 라인 캐소드 전극위에 2차 격벽을 형성하여 픽셀을 형성하고, 상기한 페이스 플레이트와 백 플레이트를 진공관으로 형성함을 특징으로 하는 평판 패널 디스플레이의 제작방법.
  2. 페이스 플레이트의 일측면에 애노드 전극이 형성됨과 아울러 그위에 형광층이 형성되고, 백 플레이트에 배면전극이 형성됨과 아울러 격벽이 스트라이프 형상으로 형성되고, 이 격벽위에 라인 캐소드 전극이 직교상으로 배치됨을 특징을 하는 평판패널 디스플레이 장치.
KR1019910025220A 1991-12-30 1991-12-30 평판 패널 디스플레이의 제작방법과 그 장치 KR940004295B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025220A KR940004295B1 (ko) 1991-12-30 1991-12-30 평판 패널 디스플레이의 제작방법과 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025220A KR940004295B1 (ko) 1991-12-30 1991-12-30 평판 패널 디스플레이의 제작방법과 그 장치

Publications (2)

Publication Number Publication Date
KR930013817A KR930013817A (ko) 1993-07-22
KR940004295B1 true KR940004295B1 (ko) 1994-05-19

Family

ID=19326738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025220A KR940004295B1 (ko) 1991-12-30 1991-12-30 평판 패널 디스플레이의 제작방법과 그 장치

Country Status (1)

Country Link
KR (1) KR940004295B1 (ko)

Also Published As

Publication number Publication date
KR930013817A (ko) 1993-07-22

Similar Documents

Publication Publication Date Title
US5229691A (en) Electronic fluorescent display
US3875442A (en) Display panel
JPH0728414A (ja) 電子ルミネッセンス表示システム
JPH0460295B2 (ko)
JP3892769B2 (ja) 表示装置
US6051928A (en) Plasma display device with ferroelectric dielectric layer
JP3347648B2 (ja) 表示装置
US4034255A (en) Vane structure for a flat image display device
KR940004295B1 (ko) 평판 패널 디스플레이의 제작방법과 그 장치
JP4494301B2 (ja) 画像表示装置
JP2003187723A (ja) 真空表示素子
JP2628254B2 (ja) ガス放電表示パネル
JP2992901B2 (ja) 画像表示装置の製造方法
JPH09245742A (ja) ガス封入電子流型電子管
JPH06168669A (ja) 薄板金属基板を用いた放電表示装置
JPWO2002061793A1 (ja) 表示管用前面側ガラス基板ならびに表示装置
JPH01298628A (ja) 平板状ディスプレイ装置
KR100689558B1 (ko) 전계방출소자의 전극구조
JP3261851B2 (ja) 画像表示装置
JPH0452928Y2 (ko)
RU2258974C1 (ru) Низковольтный катодолюминесцентный матричный экран
JP2828724B2 (ja) フラットディスプレイとアドレス電極基板の製法
JP2002517067A (ja) フィールドイオンディスプレイ装置
JPH01241742A (ja) 画像表示装置
KR100334024B1 (ko) 평판표시소자

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970421

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee