KR940002290B1 - 평판형 화상 표시장치 - Google Patents

평판형 화상 표시장치 Download PDF

Info

Publication number
KR940002290B1
KR940002290B1 KR1019910017019A KR910017019A KR940002290B1 KR 940002290 B1 KR940002290 B1 KR 940002290B1 KR 1019910017019 A KR1019910017019 A KR 1019910017019A KR 910017019 A KR910017019 A KR 910017019A KR 940002290 B1 KR940002290 B1 KR 940002290B1
Authority
KR
South Korea
Prior art keywords
signal
electrode
terminal
response
time
Prior art date
Application number
KR1019910017019A
Other languages
English (en)
Other versions
KR930006618A (ko
Inventor
김상철
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019910017019A priority Critical patent/KR940002290B1/ko
Priority to TW080110015A priority patent/TW250544B/zh
Priority to DE4200754A priority patent/DE4200754C2/de
Priority to GB9200750A priority patent/GB2260013B/en
Priority to US07/820,976 priority patent/US5329288A/en
Priority to JP4039499A priority patent/JPH0643826A/ja
Publication of KR930006618A publication Critical patent/KR930006618A/ko
Application granted granted Critical
Publication of KR940002290B1 publication Critical patent/KR940002290B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/282—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using DC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

내용 없음.

Description

평판형 화상 표시장치
제1도는 종래의 평판형 화상 표시 장치의 구동 회로의 개념을 나타내는 것이다.
제2도는 본 발명에 따른 평판형 화상 표시 장치의 구동 회로의 개념을 나타내는 것이다.
제3도는 본 발명에 따른 구동회로의 애노우드 온 타임 회로의 일실시예를 나타내는 것이다.
제4도는 제3도의 동작을 설명하기 위한 동작 타이밍도이다.
제5도는 주파수 발생기의 출력 주파수가 3MHz∼5MHz인 경우에 나타내어지는 그레이 클럭과 입력되는 데이타의 그레이 레벨 따른 온 타임을 나타내는 파형도이다.
본 발명은 평판형 화상 표시 장치에 관한 것으로, 특허 평판형 화상 표시 장치의 구동회로에 관한 것이다.
최근 텔레비젼 화면에 대형화가 진행되고 있으며, CRT는 이러한 요구를 만족시키기에는 그 깊이가 깊고 무거운 단점을 가지고 있다. 그래서 평판형 화상 표시 장치의 개발이 진행되고 있으며 그에 따른 문제점도 발생되고 있다. 평판형 화상 표시 장치중 플라즈마 표시장치는 표시 품질이 우수하나 전력 소모가 큰 단점을 가지고 있다. 종래에는 이와 같은 단점을 극복하기 위하여 구동 회로의 전류제한 저항을 정전류원으로 대체하여 전류 제한 저항에서 소모되는 전력을 감소시키기 있으나 랩탑(lap top)에 채용하여 배터리(Battery)에 의한 구동을 하기 위해서는 충분하지 않다. 그리고 많은 수의 화소가 온 되었을 때 전체 화소에 흐르는 전체 전류는 크게 증가되고 이에 따라 저항(R)에 의해서 전압이 감소되므로 화소의 애노우드 전극과 캐소우드 전극과의 전압차는 감소하게 된다. 또한, 애노우드 전극과 캐소우드 전극과의 전압차가 감소하면 각 화소에 흐르는 전류는 감소하게 되고 휘도는 저하하게 된다. 따라서, 종래의 구동회로는 휘도 제한저항에 의해서 소모되는 전력이 있으므로 화소의 휘도가 저하되어 화소의 온도 상승을 억제하는 효과가 있으나 전체 소비 전력을 감소하는 데는 큰 효과가 없었다.
본 발명의 목적은 많은 수의 화소가 온 되어 질때 증가되는 전류를 제한하기 위해서 애노우드 온 타임을 가변시켜 전력 소모를 줄일 수 있는 개선된 평판형 화상 표시 장치를 제공하는데 있다.
본 발명의 다른 목적은 배터리에 의한 구동이 용이한 평판형 화상 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위하여 본 발명의 평판형 화상 표시 장치는 m개의 컬럼전극들과, n개의 로우전극들과, 상기 m개의 컬럼전극들을 화소 데이타에 응답하여 구동하는 컬럼전극구동회로와, 상기 n개의 로우전극들을 선순차주사 방식으로 구동하는 구동회로를 구비한 평판형 디스플레이 장치에 있어서, 상기 컬럼전극 구동회로는 m개의 컬럼전극들중 온되는 컬럼전극들의 수가 미리 정해진 설정치 이상인지를 검출하는검출수단과, 상기 검출수단의 출력신호에 응답하여 상기 컬럼전극들의 온 타임을 보다 짧게 변화시키는 온타임 변환수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 장치.
첨부된 도면을 참고로 하여 본 발명의 평판형 화상 표시 장치의 구동회로를 설명하기 전에 종래의 평판형 화상 표시 장치의 구동 회로를 설명하면 다음과 같다.
제1도는 종래의 평판형 화상 표시 장치의 구동회로의 개념을 나타낸 것이다.
640×480개의 화소로 이루어진 평판형 화상 표시 장치를 예로서 나타낸 것이다.
전압(Vp)의 양극 단자에 휘도 제한 저항(R)의 한쪽을 연결하고 저항(R)의 다른쪽은 640개의 행의 화소들의 각각의 애노우드 온 타임을 제어하기 위한 애노우드 온 타임 회로들과 그 애노우드 온 타임 회로들의 출력 신호에 의해서 제어되는 각 트랜지스터들의 에미터가 연결되고, 각 애노우드 온 타임 회로들의 콜렉터는 각각 저항들(R1, R2…R640)의 한쪽과 연결되고, 각 저항들(R1, R2…R640)의 다른 쪽은 각 화소들의 애노우드 전극(A1, A2…A640)과 연결되고 각 화소들의 캐소우드 전극(C1)은 공통 접속되어 하나의 행을 구동하기 위한 구동 트랜지스터의 콜렉터에 연결되고 구동 트랜지스터의 베이스는 펄스(øc1)이 인가되고, 구동트랜지스터의 에미터는 전압(Vp)의 음극단자에 연결되어 있다. 그리고 각 화소들의 캐소우드 공통점은 바이어스 저항(RBias)과 연결되고 바이어스 전압(VBias)의 다른 쪽은 구동 트랜지스터의 에미터와 연결되어 구성되어 있다.
상기 구성에 따른 목적은 하나의 행의 화소들을 구동하기 위한 행선 구동 펄스(øc1)가 입력되면, 구동트랜지스터가 턴온 된다. 그리고 각 화소의 애노우드 온 타임 신호에 대응하여 각 화소가 빛을 발하게 된다. 여기에서, 많은 수의 화소가 온 되어질 때, 휘도 제한 저항(R)에 의해서 소모되는 전력(P)는 다음식으로 나타내어 진다.
상기 식으로 부터 화소의 휘도가 저하되어 화소의 온도 상승을 억제하는 효과는 있으나 전체 소비 전력을 감소하는데는 큰 효과가 없다.
제2도는 본 발명의 플라즈마 표시 장치의 애노우드를 구동하기 위한 애노우드 구동 회로의 개념을 나타내는 것이다.
제2도의 회로는 종래 회로의 구성에서 저항을 제거하고, 각 화소의 애노우드 스위치 트랜지스터의 베이스에 많은 수의 화소가 온 되어질때, 애노우드 온 타임을 줄이기 위한 애노우드 온 타임 회로를 더 연결하여 구성되어 있다. 그래서, 많은 수의 화소가 온 될때, 전력(P)는 다음과 같이 나타내어 진다.
따라서, 전체 화소의 온 타임을 감소시키고, 저항(R)에서 소모되는 전력이 없어짐으로서 전력 소모를 줄일 수가 있게 된다.
제3도는 본 발명의 개념을 실현하기 위한 2개의 애노우드 온 타임을 가진 회로의 일실시예를 나타낸 것이다. 상세하게, 열의 화소가 640개이고 하나의 화소는 4비트 데이타로 나타내어 진다고 가정하자, 그래서 하나의 행에서 320개 이상의 열의 화소가 온되어지는 경우에 그 다음 수직 주사 기간(Vsync)에 애노우드 온 타임을 줄이는 회로를 나타내는 것이다.
데이타 입력 신호(D0, D1, D2, D3)를 입력하는 OR게이트(10)와 OR게이트의 출력신호와 데이타 인에이블 클럭 신호(DCLK)를 입력하는 AND게이트(20)와, AND게이트(20)의 출력 신호를 클럭신호 단자와, 인버터(30)에 의해서 반전된 수평 동기 신호(Hsync)를 인에이블 단자에 연결하는 12비트 카운터(40)와, 상기 12비트 카운터의 출력 단자들(Q7, Q9)의 신호를 입력하는 AND 게이트(50)와, AND 게이트(50)의 출력신호를 클럭 신호단자(CLK)에 연결하고, 프리세트단자와 데이타 입력 단자(D)를 전원전압(5V)에 공통 접속하고, 수직 동기 신호(Vsync)를 클리어 신호 단자에 인가하는 듀얼 D형 포지티브-엣지-트리거 플립 플롭(60)과 듀얼 D형 포지티브-엣지-트리거 플립플롭의 출력단자(Q)가 저항(R1)의 한쪽과 연결되고 저항(R1)의 다른쪽은 캐패시터(C1)과 연결되고 캐패시터(C1)과의 공통점을 한쪽과 연결하고 저항(R1)의 다른쪽은 캐패시터(C1)의 한쪽과 연결되고 다른쪽은 접지전압에 연결한다. 듀얼 D형 포지 티브 엣지 트리거 플립 플롭(70)의 데이타 입력 단자(D)는 저항(R1)과 캐패시터(C1)의 공통점에 연결되고 프리세트 단자는 전원전압(5V)에 연결되고 클럭단자(CLK)는 인버터(80)에 의해서 반전된 수직 동기 신호(Vsync)를 클럭 신호 단자(CLK)에 연결한다.
OR게이트(100)는 수직 동기 신호(Vsync)와 듀얼 D형 포지티브 엣지트리거(90)의 출력단자(Q) 신호를 입력한다. OR 게이트(110)는 수직 동기 신호(Vsync)와 듀얼 D형 포지티브 엣지 트리거의 반전 출력 단자신호를 입력한다. OR 게이트(100)의 출력단자는 듀얼 D형 포지티브 엣지 트리거 플립 플롭(70)의 클리어 단자에 접속한다. 듀얼 D형 포지 티브 엣지 트리거 플럽플롭(120)의 프리 세트 단자는 전원전압(5V)에 연결하고, 데이타 입력 단자(D)는 저항(R1)과 캐패시터(C1)의 공통점에 연결하고, 클럭 단자(CLK)는 인버터(80)의 출력 단자에 연결하고, 클리어 단자(CL)는 OR 게이트(110)의 출력 단자에 연결한다. OR 게이트(130)는 듀얼 D형 포지티브 엣지 트리거 플립 플롭들(70, 120)의 각 출력 단자(Q)를 연결한다. 제1가변주파수 발생기(140)는 클리어 단자에 OR 게이트(130)의 출력 단가 연결된다. 전원 전압 단자에 가변 저항(R)을 통하여 전원 전압(5V)이 연결된다. 제2가변주파수 발생기(150)는 클리어 단자에 인버터(160)에 의해서 반전된 OR 게이트(130)의 출력 단자 신호가 연결된다. 전원 전압 단자에 가변저항(R)을 통하여 전원 전압(5V)가 제1가변 주파수 발생기들(140, 150)의 전원 단자에 연결된다. 3상태버퍼(170)의 제어단자는 OR게이트(130)의 출력단자에 연결되고, 입력단자는 제1가변 주파수 발생기(140)의 출력단자에 연결된다. 3상태 버퍼(180)의 제어단자는 인버터(160)의 출력단자에 연결되고 입력 단자는 제2가변 주파수 발생기(150)의 출력 단자에 연결된다. 그레이 클럭 발생기(190)의 입력 단자는 3상태 버퍼들(170, 180)의 출력 단자에 연결 된다. 애노우드 구동 회로(200)의 입력 단자는 그레이 클럭 발생기(190)의 출력단자에 연결된다.
제4도의 동작을 제3도의 동작 타이밍도를 이용하여 설명하면 다음과 같다. 선으로 표시한 타이밍은 320개 이상의 화소가 온 되는 경우를 나타내는 것이고 점선으로 표시한 타이밍은 320개 이하의 화소가 온되는 때의 타이밍을 나타낸 것이다.
OR 게이트(10)는 4비트의 화소 데이타(D0∼D3)중 적어도 하나의 비트가 "하이"레벨이면 "하이"레벨의 신호를 출력한다. AND 게이트(20)을 데이타 클럭(DCLK)과 OR게이트(10)의 출력 신호를 입력하여 두개의 신호가 모두 "하이"레벨 일때 "하이"레벨의 신호를 출력한다. 12비트카운터(40)는 인에이블 단자에 가해지는 수평 동기 신호(Hsync)의 반전된 신호가 "로우"레벨일때 인에이블되고 AND 게이트(20)의 출력신호가 "하이"레벨에서 "로우"레벨로 천이할때 1씩 증가하면서 계수한다. 그래서 하나의 수평라인에서 나타내어지는 640개의 화소 데이타중 320개의 화소가 온되는 것으로 계수되면, 7번째 비트와 9번째 비트가 "하이"레벨을 출력한다. AND 게이트(50)은 7번째와 9번째 비트가 "하이"레벨이면 "하이"레벨의 신호를 출력한다. 그러나, 640개로 이루어진 하나의 행내에서 온 되는 화소가 320개 이하일때는 AND 게이트(50)의 출력은 "로우"레벨이 된다. 듀얼 D형 포지티브-엣지 트리거 플립 플롭(60)은 AND 게이트(50)의 출력 신호가 "로우"레벨에서 "하이"레벨로 천이하면 출력단자(Q)에 "하이"레벨의 신호를 출력한다. 또한, 수직 동기 신호(Vsync)가 "로우"레벨이 되어 클리어 될때까지 "하이"레벨의 신호를 출력한다. 저항(R1)과 캐패시터(C1)은 듀얼 D형 포지 티브-엣지-트리거 플립플롭(60)의 출력신호를 지연한다.
듀얼 D형 포지 티브-엣지-트리거 플립플롭(70)은 저항(R1)과 캐패시터(C1)에 의해서 지연된 신호를 입력하여 수직 동기 신호(Vsync)의 반전된 신호가 "로우"레벨에서 "하이"레벨로 상승하면 "하이"레벨의 신호를 출력한다. 듀얼 D형 포지티브-엣지-트리거 플립 플롭(90)은 수직 동기 신호(Vsync)가 "로우"레벨에서 "하이"레벨로 상승할때 트리거하는 펄스 신호(Q)를 출력한다. OR 게이트(100)는 수직 동기 신호(Vsync)와 펄스 신호(Q)가 모두 "로우"레벨일때 "로우"레벨의 신호를 출력한다. OR 게이트(100)은 수직 동기 신호(Vsync)와 반전 펄스 신호(Q)가 모두 "로우"레벨일때 "로우"레벨의 신호를 출력한다. 듀얼 D형 포지티브-엣지-트리거 플립플롭(120)은 듀얼 D형 포지 티브-엣지-트리거 플립 플롭(70)과 동일한 신호를 출력하게 되나 OR게이트(110)의 출력신호에 의해 클리어 되므로 "로우"레벨을 유지하게 된다. OR 게이트(130)는 듀얼 D형 포지티브-엣지-트리거 플립플롭들(70, 120)의 출력 단자 신호가 모두 "로우"레벨일때, "로우"레벨의 신호를 출력한다. 즉 320개의 이하의 화소가 온 될때, OR 게이트(130)는 "하이"레벨의 신호를 출력한다. OR 게이트(130)의 출력 신호가 "로우"레벨이면, 제1가변주파수 발생기(140)는 크리어되고 제2가변주파수 발생기(150)으로 부터 3MHz∼5MHz의 가변적인 주파수가 발생된다. OR 게이트(130)의 출력 신호가 "하이"레벨이면, 제2가변 주파수 발생기(150)는 클리어 되고, 제1가변 주파수 발생기(140)으로 부터 5MHz∼8MHz의 가변적인 주파수가 발생된다. 그레이 클럭 발생기(190)는 3상태 버퍼(180)을 통하여 3MHz∼5MHz의 주파수가 입력되면 그레이 클럭을 정상적으로 발생시켜 정상적인 클럭 온 타임을 제공한다. 그러나, 3상태 버퍼(170)을 통하여 5MHz∼8MHz의 주파수가 입력되면 그레이 클럭 온 타임은 정상적인 시간 보다 줄어들게 된다.
따라서, 320개 이상의 화소가 온 되어 지는 경우에 그레이 클럭 온 타임을 줄여 애노우드 구동회로에 공급함으로써 전체 소비 전력을 줄일수가 있다. 본 발명은 소비 전력의 절감이 그 다음 수직 주사 기간에 나타나게 된다.
제5도는 3MHz∼5MHz의 주파수가 입력되는 경우에 발생되는 정상적인 그레이 클럭과 그레이 레벨에 따른 온 타임을 나타내는 것이다. 또한 그레이 레벨이 증가할수록 온 타임이 증가하는 것을 나타낸다. 만일 5MHz∼8MHz의 주파수가 입력되는 경우에는 그레이 클럭이 한 수평 주파기간보다 앞서서 발생되고 또한 그레이 레벨의 증가에 따른 온 타임도 줄어 들게 된다.
본 발명의 회로는 전체적인 소비 전력이 큰 평판형 디스플레이 소자에 소정 화소 이상이 온 되어지는 경우에 제1전극의 온 타임을 가변적으로 조절하여 전체적인 소비전력의 감소 효과가 있다.
또한, 본 발명의 회로는 단지 두개의 가변적인 주파수를 가지는 상기 실시예에만 국한되는 것이 아니라 필요에 따라 다수개의 가변적인 주파수를 가질수도 있다.

Claims (12)

  1. n×m개의 화소 데이타를 디스플레이 하는 제1전극과 제2전극을 가지는 표시부와 상기 제1전극을 구동하기 위한 제1구동회로와 상기 제2전극을 구동하기 위한 제2구동회로를 구비한 평판형 디스플레이장치에 있어서, 상기 제1전극을 구동하기 위한 제1구동회로가 제1신호에 응답하여 m개의 선중 어떤 하나의 선에 소정수 이상의 화소가 온 되어 지는 지를 계수하는 계수 수단 ; 상기 계수 수단의 출력 신호와 제2 신호에 응답하여 제1주파수를 발생하는 제1주파수 발생 수단 ; 상기 제2 신호에 응답하여 제2 주파수를 발생하는 제2주파수 발생 수단 ; 및 상기 제1,2주파수 발생 수단의 주파수에 응답하여 상기 제1전극의 온 타임을 가변하는 제1전극 온 타임 가변수단을 구비한 것을 특징으로 하는 평판형 디스플레이 장치.
  2. 제1항에 있어서, 상기 계수 수단은 K비트의 화소 데이타를 입력하여 논리합하는 제1논리 수단 ; 상기 제1논리 수단의 출력 신호와 데이타 클럭 신호를 입력하는 제2논리 수단 ; 반전된 상기 제1신호에 의해서 인에이블 되고 상기 제2논리수단의 출력 신호에 의해서 상기 소정수를 계수하기 위한 카운터 ; 및 상기 카운터인 출력 신호를 입력하여 상기 소정수가 계수되었는지를 논리합 하는 제3논리 수단으로 구성된 것을 특징으로 하는 평판형 디스플레이 장치.
  3. 제2항에 있어서, 상기 제1주파수 발생 수단은 상기 제3논리 수단의 신호를 클럭 신호 단자에 입력하고, 전원 전압을 반전 프리세트 신호단자와 데이타 입력단자에 인가하고, 클리어 신호 단자에 제2신호를 인가하는 제1D형 포지티브 엣지 트리거 플립 플롭 ; 상기 제1D형 포지티브 엣지 트리거 신호를 시간 지연하기 위한 시간 지연 수단 ; 상기 시간 지연 수단의 출력 신호를 데이타 입력단자에 입력하고, 전원 전압을 반전 프리세트 신호 단자에 연결하고, 반전 상기 제2신호를 클럭 신호 단자에 입력하는 제2D형 포지 티브 엣지 트리거 플립 플롭 ; 및 상기 제2D형 포지티브 엣지 트리거 플립 플롭의 신호에 응답하여 제1주파수를 발생하는 제1주파수 발생기를 구비한 것을 특징으로 하는 평판형 디스플레이 장치.
  4. 제3항에 있어서, 상기 제2주파수 발생 수단은 상기 제2신호를 클럭 신호 단자에 입력하고, 전원전압을 반전 클리어 신호 단자와 반전 프리세트 신호 단자에 인가하고, 데이타 입력 단자를 반전 데이타 출력 단자에 연결하고 제3D형 포지티브 엣지 트리거 플립 플롭 ; 상기 제2신호와 상기 제3D형 포지티브 엣지 트리거 플립 플롭의 출력 신호를 논리합하고 그 출력 신호를 상기 제2D형 포지티브 엣지 트리거 플립플롭 ; 상기 제2신호와 상기 제3D형 포지티브 엣지 트리거 플립 플롭의 반전 출력 신호를 논리합 하는 제5논리 수단 ; 반전된 상기 제2신호를 클럭 신호 단자에 연결하고, 전원 전압을 반전 프리세트 신호 단자에 인가하고, 상기 시간 지연 수단의 출력신호를 데이타 입력단자에 연결하고 상기 제5논리 수단의 출력신호를 반전 클리어 신호 단자에 연결하는 제4D형 포지티브 엣지 트리거 플립 플롭의 출력 신호와, 상기 제4D형 포지티브 엣지 트리거 플립 플롭의 출력신호를 논리합하는 제6논리수단 ; 및 상기 제6논리수단의 출력신호에 응답하여 제2주파수를 발생하는 제2주파수 발생 수단을 구비한 것을 특징으로 하는 평판형 디스플레이 장치.
  5. 제4항에 있어서, 상기 제1전극 온타임 가변 수단은 상기 제1주파수 발생기 또는 상기 제2주파수 발생기의 신호에 응답하여 클럭을 발생하는 클럭 발생 회로 ; 및 상기 클럭 발생 회로의 신호에 응답하여 제1전극을 온타임을 가변하는 제1전극 온 타임 가변회로를 구비한 것을 특징으로 하는 평판형 디스플레이 장치.
  6. 제5항에 있어서, 상기 제1신호는 수평 동기 신호인 것을 특징으로 하는 평판형 디스플레이 장치.
  7. 제6항에 있어서, 상기 제2신호는 수직 동기 신호인 것을 특징으로 하는 평판형 디스플레이 장치.
  8. n×m개의 화소 데이타를 디스플레이 하는 제1전극과 제2전극을 가지는 표시부와 상기 제1전극을 구동하기 위한 제1구동회로와 상기 제2전극을 구동하기 위한 제2구동회로를 구비한 평판형 디스플레이 장치에 있어서, 제1신호에 응답하여 K비트의 화소 데이타 중에 하나 이상의 비트가 1상태를 가지는 데이타를 계수하는 계수 단계 ; 만일 계수 단계의 신호가 제1상태를 나타낼때 다음 제2신호를 기간에서 K비트의 화소 데이타에 대응하여 상기 제1구동회로에 제1온타임을 주고, 만일 계수 단계의 신호가 제2상태를 나타낼때 다음 제2신호 기간내에서 K비트의 화소 데이타에 대응하여 상기 제1구동회로에 제2온타임을 주는 온 타임 가변 단계로 이루어진 것을 특징으로 하는 평판형 디스플레이 방법.
  9. 제8항에 있어서, 상기 제1신호는 수평 동기 신호인 것을 특징으로 하는 평판형 디스플레이 방법.
  10. 제9항에 있어서, 상기 제2신호는 수직 동기 신호인 것을 특징으로 하는 평판형 디스플레이 방법.
  11. m개의 컬럼전극들과, n개의 로우전극들과, 상기 m개의 컬럼전극들을 화소 데이타에 응답하여 구동하는 컬럼전극구동회로와, 상기 n개의 로우전극들을 선순차주사 방식으로 구동하는 로우전극 구동회로를 구비한 평판형 디스플레이 장치에 있어서, 상기 컬럼전극 구동회로는 m개의 컬럼전극들중 온되는 컬럼전극들의 수가 미리 정해진 설정치 이상인지를 검출하는 검출수단과, 상기 검출수단의 출력신호에 응답하여 상기 컬럼전극들의 온 타임을 보다 짧게 변화시키는 온타임 변화수단을 구비하는 것을 특징으로 하는 평판형 디스플레이 장치.
  12. 제11항에 있어서, 상기 평판형 디스플레이 장치는 가스방전타입 평판형 디스플레이 장치인 것을 특징으로 하는 평판형 디스플레이 장치.
KR1019910017019A 1991-09-28 1991-09-28 평판형 화상 표시장치 KR940002290B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019910017019A KR940002290B1 (ko) 1991-09-28 1991-09-28 평판형 화상 표시장치
TW080110015A TW250544B (ko) 1991-09-28 1991-12-20
DE4200754A DE4200754C2 (de) 1991-09-28 1992-01-14 Flachplattenanzeigevorrichtung
GB9200750A GB2260013B (en) 1991-09-28 1992-01-14 Flat-panel display device
US07/820,976 US5329288A (en) 1991-09-28 1992-01-15 Flat-panel display device
JP4039499A JPH0643826A (ja) 1991-09-28 1992-02-26 平板型画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910017019A KR940002290B1 (ko) 1991-09-28 1991-09-28 평판형 화상 표시장치

Publications (2)

Publication Number Publication Date
KR930006618A KR930006618A (ko) 1993-04-21
KR940002290B1 true KR940002290B1 (ko) 1994-03-21

Family

ID=19320515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017019A KR940002290B1 (ko) 1991-09-28 1991-09-28 평판형 화상 표시장치

Country Status (6)

Country Link
US (1) US5329288A (ko)
JP (1) JPH0643826A (ko)
KR (1) KR940002290B1 (ko)
DE (1) DE4200754C2 (ko)
GB (1) GB2260013B (ko)
TW (1) TW250544B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606449B2 (ja) * 1993-07-23 1997-05-07 日本電気株式会社 個別選択呼出受信機
JP2962985B2 (ja) * 1993-12-22 1999-10-12 シャープ株式会社 液晶表示装置
KR0136966B1 (ko) * 1994-01-26 1998-04-28 김광호 시야각 조절기능을 구비한 액정표시장치용 그레이 전압 발생장치
JPH0832903A (ja) * 1994-07-18 1996-02-02 Pioneer Electron Corp プラズマディスプレイ装置
KR970005937B1 (ko) * 1994-08-26 1997-04-22 삼성전자 주식회사 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
JP2900997B2 (ja) * 1996-11-06 1999-06-02 富士通株式会社 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体
US6160541A (en) * 1997-01-21 2000-12-12 Lear Automotive Dearborn Inc. Power consumption control for a visual screen display by utilizing a total number of pixels to be energized in the image to determine an order of pixel energization in a manner that conserves power
DE19756653A1 (de) * 1997-12-19 1999-06-24 Grundig Ag Vorrichtung zur Vermeidung einer Überhitzung eines Plasmadisplays
DE19800846C2 (de) * 1998-01-13 1999-12-09 Grundig Ag Vorrichtung zur Vermeidung einer Überhitzung eines Displaytreiber-Bausteins eines Plasmadisplays
KR100438910B1 (ko) * 2001-12-01 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 냉각장치와 전력 제어방법 및 장치
JP4350334B2 (ja) * 2002-01-25 2009-10-21 シャープ株式会社 表示素子の点灯制御方法および表示制御方法、ならびに表示装置
EP1437705A1 (en) * 2003-01-10 2004-07-14 Deutsche Thomson-Brandt Gmbh Method for optimizing brightness in a display device and apparatus for implementing the method
EP1437706A3 (en) * 2003-01-10 2007-10-10 Thomson Licensing Method for optimizing brightness in a display device and apparatus for implementing the method
DE60317578T2 (de) * 2003-09-22 2008-09-18 Inova Semiconductors Gmbh System und verfahren zur bildung einer bidirektionalen multimediaverbindung
KR100651543B1 (ko) * 2005-06-15 2006-11-29 삼성전자주식회사 동영상 화면의 왜곡을 감소시키는 휴대 단말기
US8035718B2 (en) * 2008-03-26 2011-10-11 Aptina Imaging Corporation Systems, methods, and devices for preventing shoot-through current within and between signal line drivers of semiconductor devices
JP2011170616A (ja) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd 静電容量型タッチセンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257045A (en) * 1978-10-05 1981-03-17 Texas Instruments Incorporated RMS voltage control with variable duty cycle for matching different liquid crystal display materials
DE2938759A1 (de) * 1979-09-25 1981-03-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum ansteuern einer gasentladungsanzeigevorrichtung
US4642524A (en) * 1985-01-08 1987-02-10 Hewlett-Packard Company Inverse shadowing in electroluminescent displays
US4683470A (en) * 1985-03-05 1987-07-28 International Business Machines Corporation Video mode plasma panel display
JPS63261297A (ja) * 1987-04-17 1988-10-27 株式会社ピーエフユー デイスプレイ装置
US4818982A (en) * 1987-08-12 1989-04-04 Systems Management American Corporation Brightness control for an electro-luminescent display
US5119085A (en) * 1987-08-13 1992-06-02 Seiko Epson Corporation Driving method for a liquid crystal panel
JP2576159B2 (ja) * 1987-11-16 1997-01-29 日本電気株式会社 プラズマディスプレイ装置
US5185602A (en) * 1989-04-10 1993-02-09 Cirrus Logic, Inc. Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays
KR920007931Y1 (ko) * 1989-12-23 1992-10-22 삼성전관 주식회사 기체방전형 표시장치의 스캔라인 구동회로

Also Published As

Publication number Publication date
JPH0643826A (ja) 1994-02-18
GB2260013B (en) 1995-06-14
GB9200750D0 (en) 1992-03-11
TW250544B (ko) 1995-07-01
US5329288A (en) 1994-07-12
DE4200754A1 (de) 1993-04-08
GB2260013A (en) 1993-03-31
KR930006618A (ko) 1993-04-21
DE4200754C2 (de) 2002-11-28

Similar Documents

Publication Publication Date Title
KR940002290B1 (ko) 평판형 화상 표시장치
KR920004826B1 (ko) 플라즈마 디스플레이 컨트롤러 시스템
KR100336825B1 (ko) 플랫표시패널을이용한표시장치
US6552709B1 (en) Power-on display driving method and display driving circuit
US20050179636A1 (en) Peripheral driver circuit of liquid crystal electro-optical device
KR0162529B1 (ko) 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법
JP4695770B2 (ja) プラズマディスプレイ装置
US20090085899A1 (en) Capacitive load driving circuit and plasma display panel
JP3161870B2 (ja) プラズマディスプレイ装置
JPH10322180A (ja) 遅延制御回路
JP3350302B2 (ja) 平面表示装置の駆動装置
JP2011150241A (ja) 表示装置、表示パネルドライバ、及び表示パネル駆動方法
KR100903100B1 (ko) 예비 충전에 기인한 크로스토크를 줄이기 위한 전계발광디스플레이 패널의 구동 방법
CN114141189B (zh) 显示驱动电路及其显示驱动方法
JP3162040B2 (ja) プラズマディスプレイ装置
KR100365657B1 (ko) 표시장치의 구동방법 및 구동회로
JPH0443249B2 (ko)
US6195071B1 (en) Timing control circuit of AC type plasma display panel system
JPH11341303A (ja) 疑似垂直同期信号生成回路
KR100476436B1 (ko) 고글신호 제어장치 및 방법
KR100915232B1 (ko) 백라이트 온/오프 타이밍 발생 회로
JPS641993B2 (ko)
US6771249B1 (en) Producing walking one pattern in shift register
JP3516330B2 (ja) 信号作成回路
CA1236601A (en) Window borderline generating circuit for crt display

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee