JP2011150241A - 表示装置、表示パネルドライバ、及び表示パネル駆動方法 - Google Patents
表示装置、表示パネルドライバ、及び表示パネル駆動方法 Download PDFInfo
- Publication number
- JP2011150241A JP2011150241A JP2010013069A JP2010013069A JP2011150241A JP 2011150241 A JP2011150241 A JP 2011150241A JP 2010013069 A JP2010013069 A JP 2010013069A JP 2010013069 A JP2010013069 A JP 2010013069A JP 2011150241 A JP2011150241 A JP 2011150241A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- display panel
- display
- polarity switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】制御信号を供給するための入力端子の数の増大を防ぎながら、データ電極を駆動する表示ドライバの高機能化を実現する。
【解決手段】液晶表示装置が、データ電極を有する液晶ディスプレイパネル1と、液晶ディスプレイパネル1のデータ電極にデータ信号を供給してデータ電極を駆動するデータ電極駆動回路105と、データ信号の極性を指定する極性切換信号POLをデータ電極駆動回路105に供給する制御回路102とを備えている。制御回路102は、極性切換信号POLに制御情報を重畳しながら極性切換信号POLをデータ電極駆動回路105に供給する。データ電極駆動回路105は、制御情報に応答して動作する。
【選択図】図5
【解決手段】液晶表示装置が、データ電極を有する液晶ディスプレイパネル1と、液晶ディスプレイパネル1のデータ電極にデータ信号を供給してデータ電極を駆動するデータ電極駆動回路105と、データ信号の極性を指定する極性切換信号POLをデータ電極駆動回路105に供給する制御回路102とを備えている。制御回路102は、極性切換信号POLに制御情報を重畳しながら極性切換信号POLをデータ電極駆動回路105に供給する。データ電極駆動回路105は、制御情報に応答して動作する。
【選択図】図5
Description
本発明は、表示装置、表示パネルドライバ、及び表示パネル駆動方法に関し、特に、表示パネルドライバへの制御情報の供給に関する。
近年、表示パネル(例えば、液晶表示パネル)のデータ電極駆動回路の高機能化が進んでいる。データ電極駆動回路の高機能化の例としては、データ電極駆動回路に内蔵されているシフトレジスタのシフト方向切り換え、出力アンプの駆動能力切り換え、入力データの反転機能などがある。このような機能を制御する信号は、外部よりデータ側駆動回路の内部ロジックに入力される。
データ電極駆動回路の高機能化に対応した液晶表示装置の従来の構成は、例えば、特開2002−215108号公報に開示されている。図1は、この公報に開示された液晶表示装置の構成を示すブロック図である。図1の液晶表示装置は、液晶ディスプレイパネル1と、制御回路2と、階調電源3と、共通電源4と、データ電極駆動回路5と、走査電極駆動回路6とを備えている。
液晶ディスプレイパネル1は、例えば、薄膜トランジスタ(TFT)をスイッチ素子に用いたアクティブマトリックス駆動方式のカラー液晶ディスプレイパネルである。液晶ディスプレイパネル1は、行方向に所定間隔で設けられた複数本の走査電極(ゲート線)と列方向に所定間隔で設けられた複数本のデータ電極(ソース線)とで囲まれた領域を画素としている。液晶ディスプレイパネル1においては、画素ごとに、等価的に容量性負荷である液晶セルと、共通電極と、対応する液晶セルを駆動するTFTと、データ電荷を1垂直同期期間の間蓄積するコンデンサとが配列されている。そして、液晶ディスプレイパネル1を駆動する場合には、共通電極に共通電位Vcomが印加している状態において、デジタル映像データの赤データDR、緑データDG、青データDBに基づいて生成されるデータ信号をデータ電極に印加するとともに、水平同期信号SH及び垂直同期信号SVに基づいて生成される走査信号を走査電極に印加する。これにより、液晶ディスプレイパネル1の表示画面にカラーの文字や画像等が表示される。
制御回路2は、例えば、ASIC(Application Specific Integrated Circuit)からなり、外部から供給される各6ビットの赤データDR、緑データDG、青データDBを18ビット幅の表示データD00〜D05、D10〜D15、D20〜D25に変換してデータ電極駆動回路5へ供給する。詳細には、制御回路2とデータ電極駆動回路5の間には表示データD00〜D05、D10〜D15、D20〜D25の各ビットに対応した18本の信号線が接続されており、表示データD00〜D05、D10〜D15、D20〜D25は、これらの18本の信号線を介してデータ電極駆動回路5に伝送される。
また、制御回路2は、外部から供給されるドットクロックDCLK、水平同期信号SH及び垂直同期信号SV等に基づいて、ストローブ信号STB、クロックCLK、水平スタートパルス信号STH、極性切換信号POL、垂直スタートパルスSTV及びデータ反転信号INVを生成して、階調電源3、共通電源4、データ電極駆動回路5及び走査電極駆動回路6へ供給する。ストローブ信号STBは、水平同期信号SHと同一周期の信号である。また、クロックCLKは、ドットクロックDCLKと同一又は異なる周波数であって、データ電極駆動回路5を構成するシフトレジスタ12において水平スタートパルス信号STHからサンプリングパルスSP1〜SP176を生成するためなどに使用される。水平スタートパルス信号STHは、水平同期信号SHと同一周期であるが、ストローブ信号STBからクロックCLKのパルス数個分の遅延時間だけ遅延された信号である。また、極性切換信号POLは、各データ電極に印加されるデータ信号の極性を指定する信号であり、液晶ディスプレイパネル1を交流駆動するために、例えば、1水平同期期間ごとに(すなわち、1ラインごとに)反転される。なお、極性切換信号POLは、1垂直同期期間ごとにも反転される。極性切換信号は、液晶表示装置において一般に使用される信号であり、極性切換信号を使用する液晶表示装置は、例えば、特開2006−180119号公報にも開示されている。さらに、垂直スタートパルスSTVは、垂直同期信号SVと同一周期の信号である。また、データ反転信号INVは、表示データD00〜D05、D10〜D15、D20〜D25の各ビットが、本来、送るべき表示データの各ビットから反転されているか否かを示す制御信号である。後述のように、データ反転信号INVは、制御回路2の消費電力を削減するために用いられる。
階調電源3は、ガンマ補正のために設定された基準階調電圧VI1〜VI9をデータ電極駆動回路5に供給する。この基準階調電圧VI1〜VI9は、極性切換信号POLに応答して、1ラインごとに、共通電位Vcom(液晶ディスプレイパネル1の共通電極の電位)に対して電位が正極性と負極性とに反転する。
次に、データ電極駆動回路5について詳細に説明する。この例では、液晶ディスプレイパネル1の解像度が176×220画素であるとする。1画素が3個の赤(R)、緑(G)、青(B)のドット画素により構成されているので、そのドット画素数は、528×220画素となる。データ電極駆動回路5は、図2に示すように、シフトレジスタ12と、データバッファ13と、データレジスタ14と、制御回路15と、データラッチ16と、階調電圧発生回路17と、階調電圧選択回路18と、出力回路19とから構成されている。
シフトレジスタ12は、176個のDフリップフロップで構成されたシリアルイン・パラレルアウト型のシフトレジスタであり、制御回路2から供給されるクロックCLKに同期して、同じく制御回路2から供給される水平スタートパルス信号STHをシフトするシフト動作を行い、これにより、176ビットのパラレルのサンプリングパルスSP1〜SP176を順次に出力する。
データバッファ13は、制御回路2から送られてきた表示データD00〜D05、D10〜D15、D20〜D25をデータレジスタ14に転送する。ここで、データレジスタ14に転送される表示データは、D’00〜D’05、D’10〜D’15、D’20〜D’25と記載される。
データレジスタ14は、176個の18ビットレジスタを有しており、176個の18ビットラッチは、それぞれ、サンプリングパルスSP1〜SP176に同期して、データバッファ13から表示データD’00〜D’05、D’10〜D’15、D’20〜D’25を受け取る。
制御回路15は、ストローブ信号STB及び極性切換信号POLに応答してストローブ信号STB1と制御信号SWAとを生成する。
データラッチ16は、ストローブ信号STB1のアサートに応答して、データレジスタ14から表示データを一斉にラッチし、ラッチした表示データを階調電圧選択回路18に転送する。
階調電圧選択回路18は、データラッチ16から受け取った表示データのそれぞれについて、表示データに対応する階調電圧を階調電圧発生回路17によって発生された64本の階調電圧のうちから選択し、選択した階調電圧を出力回路19に供給する。階調電圧発生回路17によって生成される64本の階調電圧は、基準階調電圧VI1〜VI9によって制御される。
出力回路19は、階調電圧選択回路18から供給される階調電圧に対応する電圧レベルを有するデータ信号を生成し、出力S1〜S528に接続されたデータ電極に供給する。
図3は、上記構成の液晶表示装置における、制御回路2、階調電源3、共通電源4及びデータ電極駆動回路5の動作を示すタイミング・チャートである。
制御回路2は、クロックCLKと、ストローブ信号STBと、水平スタートパルス信号STHと、極性切換信号POLと、データ反転信号INVとをデータ電極駆動回路5へ供給する。ストローブ信号STBは、各水平同期期間の先頭においてアサートされる。上述のように、水平スタートパルス信号STHは、ストローブ信号STBよりクロックCLKのパルス数個分の遅延時間だけ遅れてアサートされる。極性切換信号POLは各水平同期期間の先頭において反転される。これにより、データ電極駆動回路5のシフトレジスタ12は、クロックCLKに同期して、水平スタートパルス信号STHをシフトするシフト動作を行い、これにより、176ビットのパラレルのサンプリングパルスSP1〜SP176を順次に出力する。
並行して、制御回路2は、外部から供給される各6ビットの赤データDR、緑データDG、青データDBを18ビットの表示データD00〜D05、D10〜D15、D20〜D25に変換してデータ電極駆動回路5へ供給する。これにより、18ビットの表示データD00〜D05、D10〜D15、D20〜D25は、データ電極駆動回路5のデータバッファ13において、クロックCLKより所定時間遅延されたクロックCLK1に同期してクロックCLK1のパルス1個分保持された後、表示データD'00〜D'05、D'10〜D'15、D'20〜D'25としてデータレジスタ14へ供給される。
表示データD'00〜D'05、D'10〜D'15、D'20〜D'25は、シフトレジスタ12から供給されるサンプリングパルスSP1〜SP176に同期して順次表示データPD1〜PD528としてデータレジスタ14に取り込まれた後、ストローブ信号STB1の立ち上がりに同期して一斉にデータラッチ16に取り込まれ、1水平同期期間の間、保持される。データラッチ16に取り込まれた表示データに応答して、階調電圧選択回路18、及び出力回路19は、出力S1〜S528にそれぞれに接続されたデータ電極にデータ信号を供給する。
ここで、制御回路2は、本来送られるべき表示データの各ビットを反転した表示データをデータ電極駆動回路5に送ると共に、各ビットを反転した表示データを送った場合には、データ反転信号INVをアサートする機能を有している。一方、データ電極駆動回路5のデータバッファ13は、データ反転信号INVに応答して、制御回路2から受け取った表示データの各ビットを反転してデータレジスタ14に供給する機能を有している。詳細には、データバッファ13は、データ反転信号INVがネゲートされている場合には表示データD00〜D05、D10〜D15、D20〜D25をそのまま表示データD'00〜D'05、D'10〜D'15、D'20〜D'25としてデータレジスタ14に供給する。一方、データバッファ13は、データ反転信号INVがアサートされている場合には表示データD00〜D05、D10〜D15、D20〜D25の各ビットを反転して表示データD'00〜D'05、D'10〜D'15、D'20〜D'25としてデータレジスタ14に供給する機能を有している。
このような機能は、制御回路2からデータ電極駆動回路5に表示データD00〜D05、D10〜D15、D20〜D25を送るために必要な電力を低減するためのものである。一般に、信号線には寄生容量があるため、表示データD00〜D05、D10〜D15、D20〜D25を伝送する信号線の電位を反転すると、寄生容量を充電するために電力が消費される。従って、表示データD00〜D05、D10〜D15、D20〜D25を伝送する信号線の電位の反転を抑制すれば、消費電力を低減できる。このためには、本来送られるべき表示データの各ビットと直前に送られた表示データD00〜D05、D10〜D15、D20〜D25の対応するビットとを比較し、反転しているビットの数が多い場合に本来送られるべき表示データを反転して送ればよい。データ電極駆動回路5のデータバッファ13において、反転されて送られた表示データを再度反転すれば、元の表示データを復元することができる。
例えば、本来、データ電極駆動回路5にオール0の表示データD00〜D05、D10〜D15、D20〜D25を送ろうとする場合に、直前に送られた表示データD00〜D05、D10〜D15、D20〜D25がオール1であれば、表示データD00〜D05、D10〜D15、D20〜D25をオール1に設定したうえでデータ反転信号INVがアサートされる。データ電極駆動回路5のデータバッファ13は、データ反転信号INVがアサートされていることに応答して受け取った表示データD00〜D05、D10〜D15、D20〜D25を反転したデータを表示データD'00〜D'05、D'10〜D'15、D'20〜D'25としてデータレジスタ14に供給する。これにより、データ電極駆動回路5に表示データを送るために必要な消費電力を低減しつつ、本来、送られるべきオール0の表示データD00〜D05、D10〜D15、D20〜D25をデータ電極駆動回路5に送ることができる。
データ電極駆動回路の高機能化に伴う一つの問題は、高機能化を実現しようとすると、制御信号を供給するための入力端子の数が増大し、チップ面積が増大することである。前述したように、パネル表示装置のデータ電極駆動回路の高機能化として、それぞれ駆動回路に内蔵されているシフトレジスタのシフト方向切り換え、出力アンプの駆動能力切り換え、入力データの反転機能などを実現しようとした場合、データ電極駆動回路の外部よりデータ電極駆動回路の内部ロジックにそれぞれに対応した信号を入力する必要がある。これら付加機能を実現する信号を新たな信号線を用いて、データ電極駆動回路の内部ロジックに入力する場合、制御回路とデータ電極駆動回路間の配線及びデータ電極駆動回路内に専用の入力端子(パッド)が必要となり、データ電極駆動回路のチップ面積の増大につながる。チップ面積の増大は、材料費、製造費の増大をまねき、コストの観点から好ましくない。
本発明の一の観点においては、表示装置が、データ電極を有する表示パネルと、表示パネルのデータ電極にデータ信号を供給してデータ電極を駆動する表示パネルドライバと、データ信号の極性を指定する極性切換信号を表示パネルドライバに供給する制御部とを備えている。制御部は、極性切換信号に制御情報を重畳しながら極性切換信号を表示パネルドライバに供給する。表示パネルドライバは、制御情報に応答して動作する。
本発明の他の観点においては、表示パネルドライバが、制御情報が重畳された極性切換信号を受け取り、極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給する出力回路と、極性切換信号から制御情報を取り出し、取り出した制御情報から制御信号を生成する論理回路と、制御信号に応答して動作する内部回路とを備えている。
本発明の更に他の観点においては、表示パネル駆動方法が、制御情報が重畳された極性切換信号を表示パネルドライバに供給するステップと、表示パネルドライバの出力回路により、極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給してデータ電極を駆動するステップと、極性切換信号から制御情報を取り出すステップと、制御情報に応答して表示パネルドライバに含まれる内部回路を制御するステップとを備えている。
本発明によれば、制御信号を供給するための入力端子の数の増大を防ぎながら、データ電極を駆動する表示ドライバの高機能化を実現できる。
以下、添付図面を参照しながら本発明の実施形態を説明する。なお、図4、図5においては、図1、図2と同一、又は対応する構成要素には同一の符号が付されており、その詳細な説明は行わない。
図4は、本発明の一実施形態における液晶表示装置の構成を示すブロック図である。図4に図示されている本実施形態の液晶表示装置は、図1の液晶表示装置の制御回路2を制御回路102に置き換え、データ電極駆動回路5をデータ電極駆動回路105に置き換えた構成を有している。
図4に戻り、制御回路102は、表示データD00〜D05、D10〜D15、D20〜D25と、クロックCLKと、ストローブ信号STBと、水平スタートパルス信号STHと、極性切換信号POLとをデータ電極駆動回路105に供給する。データ電極駆動回路105は、表示データD00〜D05、D10〜D15、D20〜D25と、クロックCLKと、ストローブ信号STBと、水平スタートパルス信号STHと、極性切換信号POLに応答して、液晶ディスプレイパネル1を駆動する。
ここで、本実施形態では、データ電極駆動回路105に送られる極性切換信号POLが、液晶ディスプレイパネル1の各データ電極に供給されるデータ信号の極性を指定するのみならず、データ電極駆動回路105の動作の制御に用いられる制御情報をデータ電極駆動回路105に供給するためにも使用される。制御情報は、極性切換信号POLのうちストローブ信号STBがネゲートされる期間(本実施形態ではLowレベルである期間)に対応する部分に重畳されてデータ電極駆動回路105に伝送される。本実施形態では、制御情報が、ストローブ信号STBがLowレベルである期間において極性切換信号POLに含まれるパルスの数としてデータ電極駆動回路105に伝送される。
データ電極駆動回路105は、極性切換信号POLから制御情報をとりだし、その制御情報をデコードして様々な制御信号を生成する。生成された制御信号に応答してデータ電極駆動回路105の内部回路が動作する。以下では、このような動作に対応したデータ電極駆動回路105の構成について説明する。
図5は、本実施形態におけるデータ電極駆動回路105の構成を示すブロック図である。本実施形態のデータ電極駆動回路105は、図2のデータ電極駆動回路5に、デコーダ論理回路100を追加した構成を有している。デコーダ論理回路100は、極性切換信号POLから制御情報を取り出し、その制御情報をデコードしてデータ反転信号INVと、シフト方向制御信号RLと、駆動能力調節信号PWRCを生成する。ここで、データ反転信号INVは、上述されているようにデータバッファ13を制御する信号であり、データバッファ13は、データ反転信号INVに応答して、制御回路102から受け取った表示データをそのままデータレジスタ14に転送し、又は、各ビットを反転して転送する。シフト方向制御信号RLは、シフトレジスタ12におけるシフト方向の切りかえ機能を制御する信号である。上述のように、シフトレジスタ12は、水平スタートパルス信号STHをシフトするシフト動作によって176ビットのパラレルのサンプリングパルスSP1〜SP176を順次に出力するが、シフト方向を切り換えることにより、サンプリングパルスSP1〜SP176が出力される順序を切り換えることができる。駆動能力調節信号PWRCは、出力回路19の駆動能力を制御する信号である。出力回路19の駆動能力の調節は、データ電極駆動回路の一般的な機能である。即ち、本実施形態では、極性切換信号POLに、3つの制御信号:データ反転信号INV、シフト方向制御信号RL、及び、駆動能力調節信号PWRCを生成するための制御情報が重畳されることになる。これは、データ電極駆動回路105から3つの入力端子を削除することができることを意味している。
本実施形態では、デコーダ論理回路100は、インバータ109と、NANDゲート110と、インバータ111と、3ビットカウンタ112と、Dフリップフロップ113、114、115と、遅延インバータ素子116と、NANDゲート117と、インバータ118とを備えている。
インバータ109、NANDゲート110と、インバータ111は、極性切換信号POLのうち、ストローブ信号STBがネゲートされている期間に対応する部分を取り出す回路部分である。上述のように、制御情報は極性切換信号POLのストローブ信号STBがネゲートされている期間に対応する部分に伝送されるから、インバータ111から出力される内部信号POL_CLKは、極性切換信号POLから制御情報を取り出した信号になる。内部信号POL_CLKには、制御情報がパルスの数として組み込まれる。
3ビットカウンタ112は、内部信号POL_CLKのパルスの数をカウントする。3ビットカウンタ112のカウンタ出力Q0〜Q2は、内部信号POL_CLKのパルスの数を表わす3ビットデータを構成する。Dフリップフロップ113、114、115は、それぞれ、3ビットカウンタ112のカウンタ出力Q0〜Q2をラッチする。Dフリップフロップ113、114、115の出力信号が、それぞれ、データ反転信号INV、シフト方向制御信号RL、及び、駆動能力調節信号PWRCとして使用される。
遅延インバータ素子116、NANDゲート117、及び、インバータ118は、3ビットカウンタ112をリセットするリセット信号RST_CTを生成する回路群である。リセット信号RST_CTは、ストローブ信号STBがネゲートされた後、遅延インバータ素子116の遅延時間だけ遅れてアサートされる。リセット信号RST_CTがアサートされると、3ビットカウンタ112がリセットされる。遅延インバータ素子116の遅延時間は、ストローブ信号STBがネゲートされた後、極性切換信号POLに制御情報となる最初のパルスが現れる前にリセット信号RST_CTがアサートされるように調節される。これにより、内部信号POL_CLKのパルスの数をカウントする前に3ビットカウンタ112をリセットすることができる。
このような構成のデコーダ論理回路100では、ストローブ信号STBがネゲートされている期間において極性切換信号POLに含まれるパルスの数を0と7の間から選ぶことにより、データ反転信号INV、シフト方向制御信号RL、及び、駆動能力調節信号PWRCを所望の値に設定可能である。例えば、ある水平同期期間において、ストローブ信号STBがネゲートされている期間において極性切換信号POLに含まれるパルスの数を6とすれば、データ反転信号INVをLowレベルに設定し、シフト方向制御信号RL及び駆動能力調節信号PWRCをHighレベルに設定できる。
以下では、本実施形態のデータ電極駆動回路105の動作を詳細に説明する。図6は、本実施形態のデータ電極駆動回路105の動作を示すタイミング・チャートである。なお、図6において、Vnは、階調電圧発生回路17から供給されるアナログの64個の階調電圧Vn(n=1〜64の整数)である。また、図6において、ストローブ信号STB1は、データ電極駆動回路105の外部から制御回路15に供給されるストローブ信号STBを所定時間だけ遅延した信号であり、スイッチ制御信号SWAは、ストローブ信号STB1と逆相の関係にある信号である。同じく、図6に示すデータ信号Sk(k=1〜528の整数)は、出力回路19からデータ電極に出力される信号であり、階調電圧選択回路18で選択された階調電圧と同一レベルの信号である。また、以下では、各信号がアサートされた状態がHighレベルで、各信号がネゲートされた状態がLowレベルであるとして説明を行う。
ストローブ信号STBは、各水平同期期間の先頭においてHighレベルに設定される。データ電極駆動回路105の制御回路15は、データ電極駆動回路105からデータ電極に出力されるデータ信号の極性を、ストローブ信号STBがアサートされた時点の(即ち、ストローブ信号STBの立ち上がり時の)極性切換信号POLの極性に応じて決定する。ここで、留意すべきことは、ストローブ信号STBが立ち上がる時以外の極性切換信号POLの信号レベルは、データ電極駆動回路105から出力されるデータ信号の極性に関係しないことである。本実施形態では、図6に図示されているように、極性切換信号POLのストローブ信号STBがLowレベルに設定されている期間にパルスを組み込むことにより、極性切換信号POLに他の制御情報を持たせることを実現している。
図6に図示されている波形の極性切換信号POL及びストローブ信号STBをデータ電極駆動回路105に供給すると、ストローブ信号STBがHighレベルである期間には、内部信号POL_CLKはLowレベルに維持される一方、ストローブ信号STBがLowレベルである期間においては、内部信号POL_CLKの波形は、図6に図示されているように、極性切換信号POLの波形と同じとなる。これにより、内部信号POL_CLKには、極性切換信号POLに重畳された制御情報が抽出される。
内部信号POL_CLKは、3ビットカウンタ112に入力される。3ビットカウンタ112は、内部信号POL_CLKのパルス数をカウントし、そのカウント値に対応する3ビットデータが、3ビットカウンタ112の出力Q0〜Q2から出力される。ここで、3ビットカウンタ112は、1水平同期期間毎にリセット信号RST_CTによってリセットされる。リセット信号RST_CTは、ストローブ信号STBの反転信号と遅延インバータ素子116によって生成されるストローブ信号STBの遅延信号のAND論理を取った信号として生成される。リセット信号RST_CTは、図6に図示されているように、ストローブ信号STBの立下りから遅延インバータ素子116の遅延時間分だけ“H”レベルになる。
3ビットカウンタ112の出力Q0〜Q2から出力されたデータは、それぞれ、Dフリップフロップ113〜115に入力される。Dフリップフロップ113〜115は、入力されるデータをストローブ信号STBの立ち上がりタイミングにてラッチする。Dフリップフロップ113から出力される出力信号が、データバッファ13に供給され、データ反転信号INVとして使用される。また、Dフリップフロップ114から出力される出力される出力信号は、シフトレジスタ12に供給され、シフト方向制御信号RLとして使用される。更に、Dフリップフロップ115から出力される出力信号は、出力回路19に供給され、駆動能力調節信号PWRCとして使用される。
例えば、各水平同期期間において内部信号POL_CLKに6つのパルスが含まれているとする。この場合、3ビットカウンタ112のカウント値が「6」になり、出力Q2がHighレベル、出力Q1がHighレベル、出力Q0がLowレベルになる。これにより、データ反転信号INVがLowレベル、シフト方向制御信号RLがHighレベル、駆動能力調節信号PWRCがHighレベルになる。図6には、このような動作が図示されている。
以上に説明されているように、本実施形態の液晶表示装置では、極性切換信号POLに制御情報が重畳され、その制御情報からデータ電極駆動回路105において制御信号が再生される。このため、制御信号を用いてデータ電極駆動回路105の高機能化を実現する一方で、外部からデータ電極駆動回路105に供給される信号の数を削減し、データ電極駆動回路105の入力端子の数を低減できる。データ電極駆動回路105の入力端子の数の低減は、データ電極駆動回路105のチップ面積を低減し、コストを低減させるために有効である。
なお、上記には本発明の具体的な実施形態を説明しているが、本発明は、当業者に自明的な変更をした上で実施することができる。例えば、上記には本発明を液晶表示装置に適用した実施形態が記載されているが、データ信号の極性を切り替えながら表示パネルを駆動する他の表示装置にも適用可能である。
1:液晶ディスプレイパネル
2:制御回路
3:階調電源
4:共通電源
5:データ電極駆動回路
6:走査電極駆動回路
12:シフトレジスタ
14:データレジスタ
15:制御回路
16:データラッチ
100:デコーダ論理回路
102:制御回路
105:データ電極駆動回路
109:インバータ
110:NANDゲート
111:インバータ
112:3ビットカウンタ
113、114、115:Dフリップフロップ
116:遅延インバータ素子
117:NANDゲート
118:インバータ
2:制御回路
3:階調電源
4:共通電源
5:データ電極駆動回路
6:走査電極駆動回路
12:シフトレジスタ
14:データレジスタ
15:制御回路
16:データラッチ
100:デコーダ論理回路
102:制御回路
105:データ電極駆動回路
109:インバータ
110:NANDゲート
111:インバータ
112:3ビットカウンタ
113、114、115:Dフリップフロップ
116:遅延インバータ素子
117:NANDゲート
118:インバータ
Claims (10)
- データ電極を有する表示パネルと、
前記表示パネルのデータ電極にデータ信号を供給して前記データ電極を駆動する表示パネルドライバと、
前記データ信号の極性を指定する極性切換信号を前記表示パネルドライバに供給する制御部
とを備え、
前記制御部は、前記極性切換信号に制御情報を重畳しながら前記極性切換信号を前記表示パネルドライバに供給し、
前記表示パネルドライバは、前記制御情報に応答して動作する
表示装置。 - 請求項1に記載の表示装置であって、
前記表示パネルドライバは、
前記極性切換信号から前記制御情報を取り出し、取り出した前記制御情報から制御信号を生成する論理回路と、
前記制御信号に応答して動作する内部回路
とを備える
表示装置。 - 請求項2に記載の表示装置であって、
前記制御部は、前記表示パネルドライバに第1表示データを供給し、
前記表示パネルドライバの前記内部回路は、データバッファと駆動部とを含み、
前記データバッファは、前記第1表示データを前記制御部から受け取り、前記第1表示データと同一の第1データ、又は、前記第1表示データの各ビットを反転した第2データを第2表示データとして選択して前記駆動部に供給し、
前記駆動部は、前記極性切換信号と前記第2表示データとに応答して前記データ信号を生成し、
前記論理回路によって生成される制御信号は、前記データバッファに前記第1データ又は前記第2データを前記第2表示データとして選択するかを指示するデータ反転信号を含む
表示装置。 - 請求項2に記載の表示装置であって、
前記制御部は、前記表示パネルドライバに表示データと水平スタートパルス信号とを供給し、
前記表示パネルドライバの前記内部回路は、
前記水平スタートパルス信号をシフトするシフト動作を行い、複数のサンプリングパルスを順次に出力するシフトレジスタと、
前記複数のサンプリングパルスにそれぞれに応答して前記表示データを受け取る複数のレジスタを備えるデータレジスタと、
前記データレジスタから前記表示データを受け取り、受け取った前記表示データと前記極性切換信号とに応答して前記データ信号を生成する駆動部
とを備え、
前記論理回路によって生成される制御信号は、前記シフトレジスタにおける前記シフト動作の方向を指示するシフト方向制御信号を含む
表示装置。 - 請求項2に記載の表示装置であって、
前記表示パネルドライバの前記内部回路は、前記極性切換信号に応答して前記データ信号を生成する出力回路
とを備え、
前記論理回路によって生成される制御信号は、前記出力回路の駆動能力を制御する駆動能力調節信号を含む
表示装置。 - 請求項2乃至5のいずれかに記載の表示装置であって、
前記制御部は、前記表示パネルドライバにストローブ信号を供給し、
前記表示パネルドライバは、
前記極性切換信号に応答して前記データ信号を生成する出力回路と、
前記ストローブ信号がアサートされた時点における前記極性切換信号の信号レベルに応じて前記データ信号の極性を決定する制御回路
とを含み、
前記論理回路は、前記ストローブ信号がネゲートされている期間における前記極性切換信号から前記制御情報を取り出す
表示装置。 - 請求項6に記載の表示装置であって、
前記極性切換信号には、前記ストローブ信号がネゲートされている期間におけるパルスの数として前記制御情報が重畳されており、
前記論理回路は、前記パルスの数に応答して前記制御信号を生成する
表示装置。 - 請求項1乃至7のいずれかに記載の表示装置であって、
前記表示パネルが液晶ディスプレイパネルである
表示装置。 - 制御情報が重畳された極性切換信号を受け取り、前記極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給する出力回路と、
前記極性切換信号から前記制御情報を取り出し、取り出した前記制御情報から制御信号を生成する論理回路と、
前記制御信号に応答して動作する内部回路
とを備える
表示パネルドライバ。 - 制御情報が重畳された極性切換信号を表示パネルドライバに供給するステップと、
前記表示パネルドライバの出力回路により、前記極性切換信号によって指定された極性のデータ信号を表示パネルのデータ電極に供給して前記データ電極を駆動するステップと、
前記極性切換信号から前記制御情報を取り出すステップと、
前記制御情報に応答して前記表示パネルドライバに含まれる内部回路を制御するステップ
とを備える
表示パネル駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013069A JP2011150241A (ja) | 2010-01-25 | 2010-01-25 | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 |
US13/009,115 US20110181570A1 (en) | 2010-01-25 | 2011-01-19 | Display apparatus, display panel driver and display panel driving method |
CN2011100308362A CN102136249A (zh) | 2010-01-25 | 2011-01-25 | 显示设备、显示面板驱动器以及显示面板驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013069A JP2011150241A (ja) | 2010-01-25 | 2010-01-25 | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011150241A true JP2011150241A (ja) | 2011-08-04 |
Family
ID=44296015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010013069A Withdrawn JP2011150241A (ja) | 2010-01-25 | 2010-01-25 | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110181570A1 (ja) |
JP (1) | JP2011150241A (ja) |
CN (1) | CN102136249A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013025105A (ja) * | 2011-07-21 | 2013-02-04 | Sharp Corp | 映像表示装置の駆動に用いられる半導体装置及び表示装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101814799B1 (ko) * | 2011-02-07 | 2018-01-04 | 매그나칩 반도체 유한회사 | 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법 |
KR102087186B1 (ko) * | 2014-01-07 | 2020-03-11 | 삼성전자주식회사 | 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치 |
US10089941B2 (en) | 2015-01-13 | 2018-10-02 | Novatek Microelectronics Corp. | Liquid crystal display apparatus, source driver and method for controlling polarity of driving signals thereof |
CN105989809B (zh) * | 2015-02-02 | 2019-01-18 | 联咏科技股份有限公司 | 液晶显示器、源极驱动器以及其驱动信号极性的控制方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3533185B2 (ja) * | 2001-01-16 | 2004-05-31 | Necエレクトロニクス株式会社 | 液晶ディスプレイの駆動回路 |
JP4117134B2 (ja) * | 2002-02-01 | 2008-07-16 | シャープ株式会社 | 液晶表示装置 |
-
2010
- 2010-01-25 JP JP2010013069A patent/JP2011150241A/ja not_active Withdrawn
-
2011
- 2011-01-19 US US13/009,115 patent/US20110181570A1/en not_active Abandoned
- 2011-01-25 CN CN2011100308362A patent/CN102136249A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013025105A (ja) * | 2011-07-21 | 2013-02-04 | Sharp Corp | 映像表示装置の駆動に用いられる半導体装置及び表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110181570A1 (en) | 2011-07-28 |
CN102136249A (zh) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9972265B2 (en) | Display apparatus, method of driving display panel using the same and driver for the display apparatus | |
TWI401639B (zh) | A display driving device, a liquid crystal display driving device, and a source driver | |
US9390666B2 (en) | Display device capable of driving at low speed | |
KR101909675B1 (ko) | 표시 장치 | |
US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
KR101258900B1 (ko) | 액정표시장치 및 데이터 구동회로 | |
US20080186267A1 (en) | Display device | |
KR101404545B1 (ko) | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 | |
JP2002202760A (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
JP2008224798A (ja) | 表示用駆動回路 | |
JP2009230103A (ja) | 液晶表示装置、液晶パネル制御装置およびタイミング制御回路 | |
JP2008116918A (ja) | 電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法 | |
JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
KR20180119195A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
JP4417839B2 (ja) | 液晶表示装置 | |
JP2011150241A (ja) | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 | |
KR101510879B1 (ko) | 표시장치 | |
US9087493B2 (en) | Liquid crystal display device and driving method thereof | |
KR101958654B1 (ko) | 도트 인버젼 액정표시장치 | |
KR20090083565A (ko) | 표시장치와 그 구동방법 | |
JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
JP2007156462A (ja) | 液晶表示装置及び駆動方法 | |
JP2002108287A (ja) | 液晶駆動用半導体集積回路装置 | |
JP2007041155A (ja) | 液晶表示装置 | |
KR100809713B1 (ko) | Esd에 강한 ddi 구동장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130402 |