KR930024011A - 반도체 기억회로 - Google Patents
반도체 기억회로 Download PDFInfo
- Publication number
- KR930024011A KR930024011A KR1019930004188A KR930004188A KR930024011A KR 930024011 A KR930024011 A KR 930024011A KR 1019930004188 A KR1019930004188 A KR 1019930004188A KR 930004188 A KR930004188 A KR 930004188A KR 930024011 A KR930024011 A KR 930024011A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- potential level
- potential
- power supply
- level
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
반도체 기억회로의 로우 어드레스 세트신호(RAS)가 L레벨을 유지하는 시간에 불구하고 센스 앰프용 전원 공급선(121)을 확실하게 Vcc 레벨로 상승시켜, 메모리 셀(107)로의 정보의 기록을 확실한 것으로 한다.
본 발명은 다이나믹형의 독출 기록 가능한 반도체 기억회로에 있어서, 센스 앰프용 전원 공급선(121)의 전원(P3)와 주변 회로용 전원전위(Vcc)를 비교하여 양자가 같아졌을 때 액티브 상태를 해제하는 신호를 출력하는 비교 검출 회로(119)를 설치함으로써 센스 앰프용 전원을 확실하게 Vcc 레벨까지 상승시킬 수가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 나타낸 회로도. 제2도는 제1도에 나타낸 회로의 동작을 설명하는 동작 타이밍도. 제3도는 비교 검출회로(119)의 구체적인 구성을 나타낸 회로도.
Claims (1)
- 제1의 전위레벨로부터 제2의 전위레벨로 천이하고, 상기 제2의 전위레벨로 부터 상기 제1의 전위레벨로 천이하는 어드레스 신호에 의해 도출 재기록 동작 사이클이 규정되는 반도체 기억회로에 있어서, 제1전원전위를 공급하는 제1노드와, 제2전원전위를 공급하는 제2노드와, 상기 제1전원전위로부터 상기 제2전원전위까지의 어느 것인가의 전위레벨로 되는 제1 및 제2의 비트라인과, 데이터를 기억하는 메모리 셀로서, 상기 데이터에 의거해서 상기 제1의 비트라인을 상기 제2의 비트라인과는 다른 전위 레벨로 하는 상기 메모리 셀과, 제1스위치를 통해서, 상기 제1노드와 결합하는 제3노드와, 제2스위치를 통해서 상기 제2노드와 결합한 제4노드를 갖는 센스앰프회로로서, 상기 제1 및 제2스위치가 다 같이 ON 상태일 때 상기 제1과 제2의 비트라인 중 상기 제1전원전위에 보다 가까운 전위레벨의 한 쪽 비트라인을 상기 제3노드를 통해서 상기 제1노드와 결합하고, 다른 쪽 비트라인을 상기 제4노드를 통해서 상기 제2노드와 결함하므로써, 상기 메모리 셀에 상기 제1의 비트라인을 통해서 데이터를 재기록하는 센스 앰프회로와, 상기 제3노드의 전위레벨을 검지하는 전위레벨 검지회로로서, 상기 제3노드의 전위레벨이 상기 제1전원전위가 거의 같을 경우에, 검지신호를 출력하는 상기 전원레벨 검지회로와, 상기 어드레스 신호를 수신하는 제어회로로서, 상기 어드레스 신호가 상기 제2의 전위레벨에 천이한 것에 응답하여, 상기 제1 및 제2스위치를 ON 상태로 하고, 상기 어드레스 신호가 상기 제1의 전위레벨로 천이후에, 상기 검지신호에 응답하여 상기 제1 및 제2스위치를 OFF 상태로 하는 상기 제어회로를 구비함을 특징으로 하는 반도체 기억회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4126086A JP3020345B2 (ja) | 1992-05-19 | 1992-05-19 | 半導体記憶回路 |
JP92-126086 | 1992-05-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930024011A true KR930024011A (ko) | 1993-12-21 |
KR100284062B1 KR100284062B1 (ko) | 2001-03-02 |
Family
ID=14926262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930004188A KR100284062B1 (ko) | 1992-05-19 | 1993-03-18 | 반도체 기억회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5357468A (ko) |
JP (1) | JP3020345B2 (ko) |
KR (1) | KR100284062B1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521874A (en) * | 1994-12-14 | 1996-05-28 | Sun Microsystems, Inc. | High speed differential to single ended sense amplifier |
US5719813A (en) * | 1995-06-06 | 1998-02-17 | Micron Technology, Inc. | Cell plate referencing for DRAM sensing |
US5883838A (en) * | 1996-01-19 | 1999-03-16 | Stmicroelectronics, Inc. | Device and method for driving a conductive path with a signal |
US5848018A (en) * | 1996-01-19 | 1998-12-08 | Stmicroelectronics, Inc. | Memory-row selector having a test function |
US5802004A (en) * | 1996-01-19 | 1998-09-01 | Sgs-Thomson Microelectronics, Inc. | Clocked sense amplifier with wordline tracking |
US5845059A (en) * | 1996-01-19 | 1998-12-01 | Stmicroelectronics, Inc. | Data-input device for generating test signals on bit and bit-complement lines |
US5619466A (en) * | 1996-01-19 | 1997-04-08 | Sgs-Thomson Microelectronics, Inc. | Low-power read circuit and method for controlling a sense amplifier |
US5691950A (en) * | 1996-01-19 | 1997-11-25 | Sgs-Thomson Microelectronics, Inc. | Device and method for isolating bit lines from a data line |
US5745432A (en) * | 1996-01-19 | 1998-04-28 | Sgs-Thomson Microelectronics, Inc. | Write driver having a test function |
JP3702038B2 (ja) * | 1996-05-14 | 2005-10-05 | 株式会社ルネサステクノロジ | 遅延回路 |
JPH09320267A (ja) * | 1996-05-28 | 1997-12-12 | Oki Micro Design Miyazaki:Kk | 昇圧回路の駆動方法および昇圧回路 |
US5737271A (en) * | 1997-02-28 | 1998-04-07 | Etron Technology, Inc. | Semiconductor memory arrays |
US6301175B1 (en) | 2000-07-26 | 2001-10-09 | Micron Technology, Inc. | Memory device with single-ended sensing and low voltage pre-charge |
US6292417B1 (en) | 2000-07-26 | 2001-09-18 | Micron Technology, Inc. | Memory device with reduced bit line pre-charge voltage |
US6781892B2 (en) * | 2001-12-26 | 2004-08-24 | Intel Corporation | Active leakage control in single-ended full-swing caches |
JP4338010B2 (ja) * | 2002-04-22 | 2009-09-30 | 株式会社日立製作所 | 半導体集積回路装置 |
EP2149884B1 (en) * | 2007-05-18 | 2013-06-19 | Fujitsu Semiconductor Limited | Semiconductor memory |
US8686415B2 (en) * | 2010-12-17 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
FR3007186B1 (fr) * | 2013-06-12 | 2016-09-09 | Stmicroelectronics Rousset | Dispositif de memoire compact associant un plan memoire du type sram et un plan memoire du type non volatil, et procedes de fonctionnement |
FR3018944A1 (fr) | 2014-03-21 | 2015-09-25 | St Microelectronics Rousset | Dispositif de memoire associant un plan memoire du type sram et un plan-memoire du type non volatil, durci contre des basculements accidentels |
JP6538426B2 (ja) | 2014-05-30 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
US9772366B2 (en) * | 2015-02-26 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company Limited | Circuits and methods of testing a device under test using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60138792A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | メモリ装置 |
JPH01119982A (ja) * | 1987-10-31 | 1989-05-12 | Toshiba Corp | スタティック型ランダムアクセスメモリ |
US4864540A (en) * | 1988-02-11 | 1989-09-05 | Digital Equipment Corporation | Bipolar ram having no write recovery time |
FI85342C (fi) * | 1989-02-03 | 1992-04-10 | Tampella Oy Ab | Foerfarande och anordning foer befuktning av partiklar i gasstroemningen. |
JP2981263B2 (ja) * | 1990-08-03 | 1999-11-22 | 富士通株式会社 | 半導体記憶装置 |
-
1992
- 1992-05-19 JP JP4126086A patent/JP3020345B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-18 KR KR1019930004188A patent/KR100284062B1/ko not_active IP Right Cessation
- 1993-05-18 US US08/063,208 patent/US5357468A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100284062B1 (ko) | 2001-03-02 |
JPH05325540A (ja) | 1993-12-10 |
US5357468A (en) | 1994-10-18 |
JP3020345B2 (ja) | 2000-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930024011A (ko) | 반도체 기억회로 | |
KR100253282B1 (ko) | 메모리소자의소모전력자동감소회로 | |
KR910007272A (ko) | 프로그래머블형 논리장치 및 그 장치에 사용되는 기억회로 | |
US5563835A (en) | Sense amplification in data memories | |
KR890005993A (ko) | 프로그래블 로직디바이스 | |
KR960006039A (ko) | 반도체 기억 장치 | |
KR950009725A (ko) | 반도체 메모리 장치 | |
JP2740941B2 (ja) | スタティックランダムアクセスメモリ素子 | |
KR940007883A (ko) | 반도체 기억장치 | |
KR920017115A (ko) | 반도체기억장치 | |
KR910010530A (ko) | 램 테스트시 고속 기록회로 | |
KR19990036464A (ko) | 반도체 기억 장치 | |
KR910010521A (ko) | 다이내믹 ram의 판독회로 | |
JPH08321176A (ja) | 半導体メモリセル | |
KR940001412A (ko) | 반도체 기억장치 | |
KR960025776A (ko) | 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치 | |
KR950004283A (ko) | 반도체 메모리 장치 | |
KR960038979A (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치 | |
KR960019307A (ko) | 반도체 메모리장치 | |
KR920022297A (ko) | 다이너믹 랜덤 액세스 메모리 장치 | |
KR900005442A (ko) | 반도체 기억장치 | |
KR100278265B1 (ko) | 스태틱 커런트 감소를 위한 반도체 메모리장치 | |
KR850008238A (ko) | 반도체 기억장치 | |
KR20020002681A (ko) | 비트라인 프리차지전압 제어회로 | |
KR0182259B1 (ko) | 정적 메모리 장치의 메모리 셀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |