KR930020746A - 화합물반도체 집적회로 및 그 제조방법 - Google Patents

화합물반도체 집적회로 및 그 제조방법 Download PDF

Info

Publication number
KR930020746A
KR930020746A KR1019930004039A KR930004039A KR930020746A KR 930020746 A KR930020746 A KR 930020746A KR 1019930004039 A KR1019930004039 A KR 1019930004039A KR 930004039 A KR930004039 A KR 930004039A KR 930020746 A KR930020746 A KR 930020746A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor integrated
integrated circuit
layer
layers
Prior art date
Application number
KR1019930004039A
Other languages
English (en)
Other versions
KR970003902B1 (ko
Inventor
요시히로 기시타
도시카즈 후쿠다
유지 미나미
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4060374A external-priority patent/JP2549795B2/ja
Priority claimed from JP4095031A external-priority patent/JPH05291500A/ja
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR930020746A publication Critical patent/KR930020746A/ko
Application granted granted Critical
Publication of KR970003902B1 publication Critical patent/KR970003902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은, 양호한 고주파특성을 얻기 위해 소오스 인덕턴스를 절감할 수 있고, 칩면적을 절감하기 위해 보다 적은 패드수나 배선수로 구성되며, 칩면적을 확대시키지 않음과 더불어 제조의 수율을 저하시키지 않고도 대용량 캐패시터를 조립 할 수 있도록 된 화합물반도체 집적회로 및 그 제조방법에 관한 것이다.
본 발명에 따른 화합물반도체 집적회로는, 화합반도체 기판과, 이 기판상에 형성된 고저항의 버퍼층, 이 버퍼층상에 형성된 동작층, 상기 버퍼층 및 동작층을 관통하여 구멍을 뚫음으로써 설치된 상기 기판표면의 노출부에 형성된 오믹전극, 상기 동작층상에 형성된 소자전극 및, 상기 오믹전극을 소자전극에 접속하는 배선금속층을 구비하여 구성된 것을 특징으로 한다.
또한 본 발명에 따른 제조방법은, 화합물반도체 집적기판상에 고정항 버퍼층을 형성하고, 이 버퍼층상에 동작층을 형성하며, 상기 버퍼층과 동작층에 대해 메사에칭을 실행하여 상기 기판표면의 일부를 노출시킴과 더불어 상기 버퍼층과 동작층으로 이루어진 적어도 1개의 메사부분을 남기고, 산화막을 마스크로 이용하여 상기 노출부 및 메사부상에 오믹금속을 부착하여 전극을 형성하여, 배선금속층에 의해 상기 노출부상의 전극을 상기 메사부상의 적어도 1개의 전극에 접속하는 것을 특징으로 한다.

Description

화합물 반도체 집적회로 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 화합물반도체 집적회로의 단면도이다.
제2도는 본 발명의 다른 실시예에 따른 화합물반도체 집적회로의 단면도이다.
제3도는 본 발명의 또 다른 실시예에 따른 화합물바도체 집적회로의 단면도이다.
제4도는 제2도에 나타낸 회로의 등가회로도이다.

Claims (14)

  1. 화합물반도체 기판(1,21~23)과, 이 기판(1,21~23)상에 형성된 고저항의 버퍼층(2,24), 이 버퍼층(2,24)상에 형성된 동작층(3~5,25), 상기 버퍼층(2,24) 및 동작층(3~5,25)을 관통하여 구멍을 뚫음으로써 설치된 상기 기판(1,21~23)표면의 노출부에 형성된 오믹전극(10,28), 상기 동작층(3~5,25)상에 형성된 소자전극(7,29)및, 상기 오믹전극 (10,28)을 상기 소자전극(7,29)에 접속하는 배선금속층(11,31)을 구비하여 구성된 것을 특징으로 하는 화합물반도체 집적회로.
  2. 제1항에 있어서, 상기 기판(1,21~23)이 n+형 GaAs로 이루어지고, 상기 버퍼층(2,24)이 비도프 GaAs로 이루어지며, 상기 동작층(3~5,25)이 n형 GaAs로 이루어진 것을 특징으로 하는 화합물반도체 집적회로.
  3. 제1항에 있어서, 상기 구멍을 뚫은 결과 상기 기판(1,21~23)상에 형성된 메사부분에 적어도 1개의 FET가 형성되어 있는 것을 특징으로 하는 화합물반도체 집적회로.
  4. 제3항에 있어서, 상기 동작층(3~5)상에 소자전극으로서 소오스(7)와 드레인 (8) 및 게이트(9)가 형성되고, 상기 소오스전극(7)이 상기 배선금속층(11)을 매개로 상기 오믹전극(10)에 접속되어 있는 것을 특징으로 하는 화합물반도체 집적회로.
  5. 제4항에 있어서, 상기 오믹전극(10)이 접지전극인 것을 특징으로 하는 화합물 반도체 집적회로.
  6. 제1항에 있어서, 상기 동작층(3~5)이 비도프 GaAs층(3)과 n형 AlGaAs층(4) n+형 GaAs층(5)을 포함하는 다층구조를 갖추고 있는 것을 특징으로 하는 화합물 반도체 집적회로.
  7. 제6항에 있어서, 상기 n형 AlGaAs층(4)이 Al0.3Ga0.7As구조를 갖춘 것을 특징으로 하는 화합물반도체 집적회로.
  8. 제1항에 있어서, 상기 기판(21∼23)이 대용량 캐패시터를 형성하기 위해 n+형 GaAs층(21)과 비도프 GaAs층(22) 및 n+형 GaAs층(23)으로 이루어진 것을 특징으로 하는 화합물반도체 집적회로.
  9. 제8항에 있어서, 적어도 2개의 FET를 형성하기 위해 상기 기판(21~23)상에 적어도 2개의 메사부분을 형성하면서 상기 기판(21~23)이 상기 2개의 FET에 공용되는 바이패스 콘덴서를 구성하는 것을 특징으로 하는 화합물반도체 집적회로.
  10. 제8항에 있어서, 상기 동작층이 비도프 GaAs층(25a)과 n형 AlGaAs(15b) 및 n+형 GaAs층 (15c)을 포함하는 다층구조를 갖추고 있는 것을 특징으로 하는 화합물반도체 집적회로.
  11. 화합물반도체 집적기판(1,21~23)상에 고저항 버퍼층(2,24)을 형성하고, 이 버퍼층(2,24)상에 동작층(3~5,25)을 형성하며, 상기 버퍼층(2,24)과 동작층 (3~5,25)에 대해 메사에칭을 실행하여 상기 기판(1,21~23)표면의 일부를 노출시킴과 더불어 상기 버퍼층(2,24)과 동작층(3~5,25)으로 이루어진 적어도 1개의 메사부분을 남기고, 산화막을 마스크로 이용하여 상기 노출부 및 메사부상에 오믹금속을 부착하여 전극(7,29)을 형성하며, 배선금속층(11,31)에 의해 상기 노출부상의 전극(7,29)을 상기 메사부상의 적어도 1개의 전극에 접속하는 것을특징으로 하는 화합물반도체 집적회로를 형성하기 위한 방법.
  12. 11항에 있어서, 상기 메사부를 더욱 리세스 에칭하여 게이트전극을 형성하도록 된 것을 특징으로 하는 화합물반도체 집적회로를 형성하기 위한 방법.
  13. 11항에 있어서, 상기 오믹금속이 상기 메사부에 FET를 형성하도록 상기 메사부상에 부착되는 것을 특징으로 하는 화합물반도체 집적회로를 형성하기 위한 방법.
  14. 제11항에 있어서, 상기 메사부상에 형성된 1개의 전극이 상기 배선금속층(11 ,31)및 상기 노출부에 형성된 전극을 매개로 접지되는 것을 특징으로 하는 화합물반도체 집적회로를 형성하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019930004039A 1992-03-17 1993-03-17 화합물반도체 집적회로 및 그 제조방법 KR970003902B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4060374A JP2549795B2 (ja) 1992-03-17 1992-03-17 化合物半導体集積回路及びその製造方法
JP92-060374 1992-03-17
JP4095031A JPH05291500A (ja) 1992-04-15 1992-04-15 化合物半導体集積回路

Publications (2)

Publication Number Publication Date
KR930020746A true KR930020746A (ko) 1993-10-20
KR970003902B1 KR970003902B1 (ko) 1997-03-22

Family

ID=26401438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004039A KR970003902B1 (ko) 1992-03-17 1993-03-17 화합물반도체 집적회로 및 그 제조방법

Country Status (2)

Country Link
US (1) US5329154A (ko)
KR (1) KR970003902B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
KR101392398B1 (ko) * 2013-02-05 2014-05-12 광운대학교 산학협력단 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
KR101402147B1 (ko) * 2014-02-19 2014-06-03 광운대학교 산학협력단 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739385A (en) * 1982-10-21 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Modulation-doped photodetector
JP2780230B2 (ja) * 1987-09-24 1998-07-30 三菱瓦斯化学株式会社 鮮度保持剤収納用仕切り膜
US5170228A (en) * 1988-02-29 1992-12-08 Sumitomo Electric Industries, Ltd. Opto-electronic integrated circuit
CA1301897C (en) * 1988-02-29 1992-05-26 Goro Sasaki Method for producing an opto-electronic integrated circuit

Also Published As

Publication number Publication date
US5329154A (en) 1994-07-12
KR970003902B1 (ko) 1997-03-22

Similar Documents

Publication Publication Date Title
US6424006B1 (en) Semiconductor component
KR960019684A (ko) 리드프레임과 그 제조방법
US4871687A (en) Method of fabricating a MESFET transistor with gate spaced above source electrode by layer of air or the like
KR100349953B1 (ko) 밀리미터파 대역에서 안정적으로 동작 가능한 전계 효과 트랜지스터 및 그 제조 방법
US4549197A (en) Common-gate GaAs FET design for monolithic microwave integrated circuits
KR930020746A (ko) 화합물반도체 집적회로 및 그 제조방법
JP3185441B2 (ja) 高周波高出力電界効果トランジスタ
KR100288896B1 (ko) 금속 반도체 접합 전계 효과 트랜지스터
JPH05335487A (ja) 伝送回路素子
DE112020007641T5 (de) Halbleitervorrichtung
JP2852679B2 (ja) 半導体装置及びその製造方法
JPH01158801A (ja) マイクロストリップライン
JPH06326330A (ja) 半導体装置及びその製造方法
JP2000101067A (ja) 半導体装置および集積回路装置
JP3281204B2 (ja) 配線構造及びそのバイヤホール形成方法
JPS62244160A (ja) 半導体装置
US20060118834A1 (en) Semiconductor device and method of manufacturing the same
JPH079980B2 (ja) 半導体装置の製造方法
JP3114687B2 (ja) 半導体装置
JP3468851B2 (ja) モノリシックマイクロ波ｉｃ
JPH0714989A (ja) 半導体集積回路装置およびその製造方法
KR0132486B1 (ko) 엠엠아이씨용 귀환증폭기의 제조방법
JPH08330519A (ja) 化合物半導体集積回路装置
JPH0249733Y2 (ko)
JPS6314508B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070828

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee