KR930009017A - 필드시일드분리구조의 반도체장치 및 그 제조방법 - Google Patents
필드시일드분리구조의 반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930009017A KR930009017A KR1019920019088A KR920019088A KR930009017A KR 930009017 A KR930009017 A KR 930009017A KR 1019920019088 A KR1019920019088 A KR 1019920019088A KR 920019088 A KR920019088 A KR 920019088A KR 930009017 A KR930009017 A KR 930009017A
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- semiconductor device
- diffusion layer
- trench
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract 11
- 238000009792 diffusion process Methods 0.000 claims abstract 10
- 239000004020 conductor Substances 0.000 claims 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
기판상에 형성된 MOSFET를 전기장치와 전기적으로 분리하기 위해 MOSFET와 전기장치 사이의 기판에서 저면이 MOSFET와 전기장치의 확산층의 각 깊이레벨보다 깊은 레벨로 되도록 필드시일드전극이 매설된다. 이러한 필드시일드전극을 형성하기 위해 기판에서는 MOSFET와 전기장치의 확산층의 깊이레벨보다 깊은 레벨로 트렌치가 형성된다. 이 트렌치의 전체 내면을 절연한 후, 필드시일드 전극이 매설되고, 그 전극의 노출면이 절연막으로 피복된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 개선된 필드시일드 분리방식을 채용한 반도체장치를 나타낸 종단면도,
제3A도 내지 제3F도는 본 발명에 따른 반도체장치 어레이의 제조방법을 나타낸 종단면도,
제4도는 본 발명의 제2실시예에 따른 반도체장치를 나타낸 종단면도.
Claims (9)
- 표면을 갖춘 반도체기판과, 상기 반도체기판의 표면에 형성되고, 상기 반도체기판의 표면보다 낮은 소정의 깊이레벨의 저면을 갖춘 제1확산층, 이 제1확산층으로부터 유도된 소스, 대략 동일한 소정의 깊이레벨의 저면을 갖춘 제2확산층, 이 제2확산층으로부터 유도된 드레인 및 게이트를 갖는 MOSFET와, 상기 반도체기판의 표면내에서 상기 MOSFET에 인접하여 형성된 전기장치와, 상기 반도체기판의 표면내에 형성되어 상기 MOSFET를 상기 전기장치와 전기적으로 분리하고, 또한 상기 제1 또는 제2확산층의 저면의 소정의 깊이레벨보다 깊은 레벨로 상기 반도체기판에 매설(埋設)되는 필드시일드 전극으로 이루어지는 것을 특징으로 하는 반도체장치 어레이.
- 제1항에 있어서, 상기 전기장치는 상기 반도체기판의 표면보다 낮은 소정의 제2깊이레벨의 저면을 갖는 확산층으로 구성되고, 상기 필스시일드전극이 매설된 깊이레벨은 소정의 제2깊이레벨보다 깊은 것을 특징으로 하는 반도체장치어레이.
- 제2항에 있어서, 상기 필드시일드전극은 절연재로 피복되는 것을 특징으로 하는 반도체장치어레이.
- 제3항에 있어서, 상기 MOSFET는 N채널형이고, 상기 필드시일드전극은 사용시 접지되는 것을 특징으로 하는 반도체장치어레이.
- 제3항에 있어서, 상기 MOSFET는 P채널형이고, 상기 필드시일드전극은 사용시 소정전압 공급을 단자에 접속되는 것을 특징으로 하는 반도체장치어레이.
- 반도체기판의 표면에 최소한 하나의 MOSFET를 포함하는 반도체장치어레이의 제조방법에 있어서, MOSFET의 제2확산층보다 전기장치에 인접하여 위치하는 MOSFET의 제1확산층의 깊이레벨보다 트렌치의 저면이 더 깊은 레벨로 되도록 반도체기판의 표면에서 MOSFET와 이 MOSFET에 인접하여 형성된 전기장치와의 사이에 트렌치를 형성하고, 트랜치의 전체 내면을 절연하고, 절연된 트렌치내에서 필드시일드전극으로 작용하는 전기적 도전재를 매설하고, 상기 도전재의 노출면을 절연막으로 피복하는 스텝으로 이루어지는 것을 특징으로 하는 반도체장치어레이의 제조방법.
- 제6항에 있어서, 상기 트렌치를 형성하는 스텝에서, 트렌치는 폭 2,000~20,000Å 및 깊이 2,000Å 이상을 갖도록 형성되는 것을 특징으로 하는 반도체장치어레이의 제조방법.
- 제7항에 있어서, 상기 절연하는 스텝에서, 트렌치의 전체 내면은 두께 300~10,000Å을 갖는 열산화막에 의해 절연되는 것을 특징으로 하는 반도체장치어레이의 제조방법.
- 제8항에 있어서, 상기 피복하는 스텝은 CVD(chemical vapor deposition)법으로 상기 도전재의 노출면상에 산화막을 퇴적하여 이루어지는 것을 특징으로 하는 반도체장치어레이의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3298483A JPH05109886A (ja) | 1991-10-17 | 1991-10-17 | フイールドシールド分離構造の半導体装置およびその製造方法 |
JP91-298,483 | 1991-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930009017A true KR930009017A (ko) | 1993-05-22 |
KR100250346B1 KR100250346B1 (ko) | 2000-04-01 |
Family
ID=17860290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920019088A KR100250346B1 (ko) | 1991-10-17 | 1992-10-17 | 필드시일드분리구조의 반도체장치 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5557135A (ko) |
JP (1) | JPH05109886A (ko) |
KR (1) | KR100250346B1 (ko) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665633A (en) * | 1995-04-06 | 1997-09-09 | Motorola, Inc. | Process for forming a semiconductor device having field isolation |
US5859466A (en) | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
US5872392A (en) * | 1996-04-30 | 1999-02-16 | Nippon Steel Corporation | Semiconductor device and a method of fabricating the same |
DE19801096B4 (de) * | 1998-01-14 | 2010-04-08 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit Grabenisolation |
KR100285701B1 (ko) * | 1998-06-29 | 2001-04-02 | 윤종용 | 트렌치격리의제조방법및그구조 |
US6762447B1 (en) | 1999-02-05 | 2004-07-13 | Infineon Technologies North America Corp. | Field-shield-trench isolation for gigabit DRAMs |
IT1317516B1 (it) * | 2000-05-11 | 2003-07-09 | St Microelectronics Srl | Dispositivo integrato con struttura d'isolamento a trench e relativoprocesso di realizzazione. |
US6420749B1 (en) | 2000-06-23 | 2002-07-16 | International Business Machines Corporation | Trench field shield in trench isolation |
KR100448414B1 (ko) * | 2001-04-12 | 2004-09-13 | 주식회사 아이에스시테크놀러지 | 집적화된 실리콘 콘택터 및 그 제작장치와 제작방법 |
DE10219105A1 (de) * | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einer Grabenisolation und Herstellungsverfahren |
US6723618B2 (en) | 2002-07-26 | 2004-04-20 | Micron Technology, Inc. | Methods of forming field isolation structures |
US7834421B2 (en) * | 2002-08-14 | 2010-11-16 | Advanced Analogic Technologies, Inc. | Isolated diode |
US7956391B2 (en) * | 2002-08-14 | 2011-06-07 | Advanced Analogic Technologies, Inc. | Isolated junction field-effect transistor |
US7902630B2 (en) * | 2002-08-14 | 2011-03-08 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US20080197408A1 (en) * | 2002-08-14 | 2008-08-21 | Advanced Analogic Technologies, Inc. | Isolated quasi-vertical DMOS transistor |
US7939420B2 (en) * | 2002-08-14 | 2011-05-10 | Advanced Analogic Technologies, Inc. | Processes for forming isolation structures for integrated circuit devices |
US7741661B2 (en) * | 2002-08-14 | 2010-06-22 | Advanced Analogic Technologies, Inc. | Isolation and termination structures for semiconductor die |
US8089129B2 (en) * | 2002-08-14 | 2012-01-03 | Advanced Analogic Technologies, Inc. | Isolated CMOS transistors |
US8513087B2 (en) * | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
US7667268B2 (en) | 2002-08-14 | 2010-02-23 | Advanced Analogic Technologies, Inc. | Isolated transistor |
US7825488B2 (en) * | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
US7812403B2 (en) * | 2002-08-14 | 2010-10-12 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuit devices |
US7256119B2 (en) * | 2005-05-20 | 2007-08-14 | Semiconductor Components Industries, L.L.C. | Semiconductor device having trench structures and method |
US7518190B2 (en) * | 2006-03-22 | 2009-04-14 | International Business Machines Corporation | Grounding front-end-of-line structures on a SOI substrate |
US7456636B2 (en) * | 2006-03-29 | 2008-11-25 | International Business Machines Corporation | Test structures and method of defect detection using voltage contrast inspection |
KR100867977B1 (ko) | 2006-10-11 | 2008-11-10 | 한국과학기술원 | 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법 |
KR100826983B1 (ko) * | 2007-03-15 | 2008-05-02 | 주식회사 하이닉스반도체 | 모스펫 소자 및 그 제조방법 |
US7737526B2 (en) * | 2007-03-28 | 2010-06-15 | Advanced Analogic Technologies, Inc. | Isolated trench MOSFET in epi-less semiconductor sustrate |
US7868414B2 (en) * | 2007-03-28 | 2011-01-11 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US20110049569A1 (en) * | 2009-09-02 | 2011-03-03 | International Rectifier Corporation | Semiconductor structure including a field modulation body and method for fabricating same |
CN113054004B (zh) * | 2021-03-11 | 2022-08-23 | 电子科技大学 | 一种应用于集成电路高低压隔离的反向电场耦合隔离结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4493740A (en) * | 1981-06-01 | 1985-01-15 | Matsushita Electric Industrial Company, Limited | Method for formation of isolation oxide regions in semiconductor substrates |
JPH0770686B2 (ja) * | 1985-06-19 | 1995-07-31 | 日本電信電話株式会社 | 相補形mis半導体集積回路装置 |
US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
NL8800847A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur. |
JPH02168666A (ja) * | 1988-09-29 | 1990-06-28 | Mitsubishi Electric Corp | 相補型半導体装置とその製造方法 |
JPH0298959A (ja) * | 1988-10-05 | 1990-04-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH02172253A (ja) * | 1988-12-24 | 1990-07-03 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH02211651A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-10-17 JP JP3298483A patent/JPH05109886A/ja active Pending
-
1992
- 1992-10-17 KR KR1019920019088A patent/KR100250346B1/ko not_active IP Right Cessation
-
1994
- 1994-06-13 US US08/259,158 patent/US5557135A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100250346B1 (ko) | 2000-04-01 |
US5557135A (en) | 1996-09-17 |
JPH05109886A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930009017A (ko) | 필드시일드분리구조의 반도체장치 및 그 제조방법 | |
KR970072199A (ko) | 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법 | |
KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
KR860001469A (ko) | 반도체 기억장치와 그 제조방법 | |
TW334590B (en) | Semiconductor device and its manufacture | |
KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
KR970067936A (ko) | 스플릿 게이트 트랜지스터 및 그 제조 방법 | |
KR970067716A (ko) | 반도체 장치 및 그 제조방법 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
KR950034599A (ko) | 반도체 장치와 그의 제조방법 | |
KR960019497A (ko) | Soi 구조를 가지는 반도체장치 및 그의 제조방법 | |
KR900013652A (ko) | 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치 | |
TW342534B (en) | Thin film transistor and its manufacture | |
KR980005906A (ko) | 반도체 장치 | |
KR20060090983A (ko) | 측면 박막 soi 디바이스 | |
CA2009068A1 (en) | Trench jfet integrated circuit elements | |
US4334347A (en) | Method of forming an improved gate member for a gate injected floating gate memory device | |
KR970072432A (ko) | Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법 | |
KR980005354A (ko) | 실리콘-온-인슐레이터(soi) 소자 및 그 제조방법 | |
KR970063753A (ko) | 불 휘발성 메모리 셀과 그 프로그래밍 방법 | |
KR910008861A (ko) | 집적회로소자 | |
KR910008843A (ko) | Mos형 집적회로 | |
TW348322B (en) | Power semiconductor device | |
KR960035966A (ko) | 유전체분리 반도체장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061123 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |