JPH0298959A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0298959A JPH0298959A JP25111688A JP25111688A JPH0298959A JP H0298959 A JPH0298959 A JP H0298959A JP 25111688 A JP25111688 A JP 25111688A JP 25111688 A JP25111688 A JP 25111688A JP H0298959 A JPH0298959 A JP H0298959A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- element isolation
- film
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000007772 electrode material Substances 0.000 abstract description 9
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置およびその製造方法に係り、特に
その素子間を電気的に分離する素子分離方式に関するも
のである。
その素子間を電気的に分離する素子分離方式に関するも
のである。
半導体装置の素子分離方式として従来から一般的に採用
されているものにL OG OS (LocalOxi
dation of 5ilicon )法がある。し
かし、このLOCO3法では、バーズビーク(birc
ts beak)と呼ばれる活性領域への酸化膜の食い
込みがあり、狭チャネル効果と相俟って徹細な素子分離
への適用には限界があった。
されているものにL OG OS (LocalOxi
dation of 5ilicon )法がある。し
かし、このLOCO3法では、バーズビーク(birc
ts beak)と呼ばれる活性領域への酸化膜の食い
込みがあり、狭チャネル効果と相俟って徹細な素子分離
への適用には限界があった。
これに対し、素子分離の微細化を一層追求する方式とし
ていわゆるフィールドシールド分離方式がある。第4図
はこの方式による半導体装置の概略断面図である。
ていわゆるフィールドシールド分離方式がある。第4図
はこの方式による半導体装置の概略断面図である。
図において、(1)は半導体基板、(2)は基板(1)
の素子分離領域の表面に酸化膜からなる絶縁膜(3)を
介して形成された多結晶シリコンからなる導電膜、(4
)は導電膜(2)の上面、側面を被覆する酸化膜からな
る絶縁膜で、通常、この上方に配置形成されろトランジ
スタのゲート電極用の配線と導電膜(2)との絶縁を確
保するものである。
の素子分離領域の表面に酸化膜からなる絶縁膜(3)を
介して形成された多結晶シリコンからなる導電膜、(4
)は導電膜(2)の上面、側面を被覆する酸化膜からな
る絶縁膜で、通常、この上方に配置形成されろトランジ
スタのゲート電極用の配線と導電膜(2)との絶縁を確
保するものである。
この素子分離方式は、基本的にはトランジスタ分離であ
り、即ち、導電膜(2)をシールド電極として作用させ
これを所定の電位に固定しその下部にチャネルを形成し
ないようにして素子間を電気的に分離するものである。
り、即ち、導電膜(2)をシールド電極として作用させ
これを所定の電位に固定しその下部にチャネルを形成し
ないようにして素子間を電気的に分離するものである。
この方式では、LOCO8法におけるようなバーズビー
クの問題もなく、導電膜(2)等を適当な諸元で形成す
ることにより、微細な素子分離が達成される。
クの問題もなく、導電膜(2)等を適当な諸元で形成す
ることにより、微細な素子分離が達成される。
ところで、第4図における絶縁膜(3)は、フィールド
シールドトランジスタとしてのしきい値電圧をある程度
の高さに保つため、通常のトランジスタのゲート酸化膜
より厚くする必要がある。また、シールドとしての導電
膜(2)は、実際の装置では広範囲に互って形成される
が、一定の電位部に接続されるのはその一部分だけであ
るので、この全体を一定の電位に保つためにはかなりの
ボリュウム厚さが必要となる。
シールドトランジスタとしてのしきい値電圧をある程度
の高さに保つため、通常のトランジスタのゲート酸化膜
より厚くする必要がある。また、シールドとしての導電
膜(2)は、実際の装置では広範囲に互って形成される
が、一定の電位部に接続されるのはその一部分だけであ
るので、この全体を一定の電位に保つためにはかなりの
ボリュウム厚さが必要となる。
従って、IY来のフィールドシールド素子分離方式にお
いては、その半導体基板(1)上に高段差のシールド部
分を有する構造となり、特に素子分離の微細化を追求す
るとこの傾向が一層顕著になる。
いては、その半導体基板(1)上に高段差のシールド部
分を有する構造となり、特に素子分離の微細化を追求す
るとこの傾向が一層顕著になる。
この結果、以上のプロセスを経た半導体装置に更にトラ
ンジスタのゲート電極およびその配線を形成しようとす
ると以下の如き問題点が生じる。即ち、その表面にCV
D法等により電極材料を付着させた後、所定の配線パタ
ーンを得るべくエツチング法等により、不要部分の電極
材料を除去する訳であるが、導電膜(2)の高段差部の
存在のため、第4図にAで示すように、特にその下側端
部では電極材料が除去されにくく、その一部が残り、種
々の弊害をもたらすことになる。
ンジスタのゲート電極およびその配線を形成しようとす
ると以下の如き問題点が生じる。即ち、その表面にCV
D法等により電極材料を付着させた後、所定の配線パタ
ーンを得るべくエツチング法等により、不要部分の電極
材料を除去する訳であるが、導電膜(2)の高段差部の
存在のため、第4図にAで示すように、特にその下側端
部では電極材料が除去されにくく、その一部が残り、種
々の弊害をもたらすことになる。
この発明は上記のような問題点を解消するためになされ
たもので、高段差部を生じないフィールドシールド素子
分離構造を有する半導体装置およびその製造方法を得る
ことを目的とする。
たもので、高段差部を生じないフィールドシールド素子
分離構造を有する半導体装置およびその製造方法を得る
ことを目的とする。
この発明に係る半導体装置は、シールドとなる導電膜を
半導体基板の素子分離領域に形成された四部に配置した
ものである。
半導体基板の素子分離領域に形成された四部に配置した
ものである。
また、製造方法としては、半導体基板の素子分離領域に
四部を形成する工程と、上記凹部の内面に第1の絶縁膜
で形成する工程と、上記第1の絶縁膜を介して上記凹部
内にシールドとなる導電膜を形成する工程と、上記導電
膜の露出面を第2の力縁膜で鼓覆する工程とを有してい
る。
四部を形成する工程と、上記凹部の内面に第1の絶縁膜
で形成する工程と、上記第1の絶縁膜を介して上記凹部
内にシールドとなる導電膜を形成する工程と、上記導電
膜の露出面を第2の力縁膜で鼓覆する工程とを有してい
る。
導電膜を形成した後、その上にトランジスタのゲート電
極が形成される。この場合、素子分離領域となる導電膜
の部分は、段差が零か、段差が存在してもその高さは従
来に比較して十分低いので、この部分にゲート電極材料
が残留することほぼとんどなくなる。
極が形成される。この場合、素子分離領域となる導電膜
の部分は、段差が零か、段差が存在してもその高さは従
来に比較して十分低いので、この部分にゲート電極材料
が残留することほぼとんどなくなる。
以ド、この発明の一実施例を図について説明する。
第1図はその実施例における製造方法を工程順素子分離
領域(6)の部分の保護膜(5)を除去する。
領域(6)の部分の保護膜(5)を除去する。
(同図(a))
次に、呆護膜(5)をマスクにして基板(1)の素子分
離領域(6)をエツチングし、例えば深さ0.3μIn
程度の四部(7)を形成する。(同図(b))四部(7
)の内面には例えば熱酸化膜からなるフィールドシール
ド用のゲート酸化膜としての第1の抱循 縁膜(8)を猪積する。(同図(C))なお、この場B
、第1の絶縁膜(8)を形成する前に、例えばイオン注
入法によって凹部(7)の表面に不純物を導入してフィ
ールドシールドトランジスタとしてのしきい値電圧を調
整するようにしてもよい。また、予め凹部したときにこ
の角部に生じる電界集中を緩和させるようにしてもよい
。
離領域(6)をエツチングし、例えば深さ0.3μIn
程度の四部(7)を形成する。(同図(b))四部(7
)の内面には例えば熱酸化膜からなるフィールドシール
ド用のゲート酸化膜としての第1の抱循 縁膜(8)を猪積する。(同図(C))なお、この場B
、第1の絶縁膜(8)を形成する前に、例えばイオン注
入法によって凹部(7)の表面に不純物を導入してフィ
ールドシールドトランジスタとしてのしきい値電圧を調
整するようにしてもよい。また、予め凹部したときにこ
の角部に生じる電界集中を緩和させるようにしてもよい
。
ここで、導電膜(9)は四部(7)を埋める程に十分厚
く形成する。次いで、表面を平坦化するため例えばレジ
ストからなる樹脂被膜OQを推債する。
く形成する。次いで、表面を平坦化するため例えばレジ
ストからなる樹脂被膜OQを推債する。
続いて、導電膜(9)と樹脂被膜aOとをエツチング速
度が等しい条件で全面エツチングする。第1図(e)は
エツチング時間を制御して、凹部(7)内に所定厚さの
導電膜(9)が残るようにしたところである。
度が等しい条件で全面エツチングする。第1図(e)は
エツチング時間を制御して、凹部(7)内に所定厚さの
導電膜(9)が残るようにしたところである。
ここで、保護膜(5)を;(省去すると、第1図(f)
の状態となる。
の状態となる。
次に、本来のトランジスタのゲート酸化膜として第2の
絶縁膜a◇を、例えば熱酸化によって全面に形成する。
絶縁膜a◇を、例えば熱酸化によって全面に形成する。
(第1図(g))この場合、基板(1)上の第2の絶縁
膜(Ila)は本来のトランジスタのゲート酸化膜であ
り、トランジスタの特性に直接影響を与えるので、その
厚さは所定の値以下に管理されろ。一方、導電膜(9)
の上面に形成される第2の絶縁膜(Ilb)はその下地
材料の差から一般に基板(1)上の絶縁膜(lla)の
厚さより厚くなるが、この現象は、この絶縁膜(llb
)の上方に形成されるゲート配線と導電膜(9)との絶
縁を確保する上でむしろ好都合となる。
膜(Ila)は本来のトランジスタのゲート酸化膜であ
り、トランジスタの特性に直接影響を与えるので、その
厚さは所定の値以下に管理されろ。一方、導電膜(9)
の上面に形成される第2の絶縁膜(Ilb)はその下地
材料の差から一般に基板(1)上の絶縁膜(lla)の
厚さより厚くなるが、この現象は、この絶縁膜(llb
)の上方に形成されるゲート配線と導電膜(9)との絶
縁を確保する上でむしろ好都合となる。
最後に、第2の絶縁膜αpの上面にゲート電極ないしゲ
ート用配線θつを形成する。
ート用配線θつを形成する。
ここで、導電膜(9)は基板(1)に形成した凹部(7
)に設けられているので、たとえ絶縁膜(s) (1,
1)を含めた厚さを必要な値に設定しても、ゲート電極
等■の形成工程でのこの部分における基板(1)からの
突出寸法は十分小さい範囲に抑えることができ、同工程
における電極材料の残留をほぼ解消させることができる
。
)に設けられているので、たとえ絶縁膜(s) (1,
1)を含めた厚さを必要な値に設定しても、ゲート電極
等■の形成工程でのこの部分における基板(1)からの
突出寸法は十分小さい範囲に抑えることができ、同工程
における電極材料の残留をほぼ解消させることができる
。
第2図に示すように、導電膜(9)及び絶縁膜(8)0
υの膜厚と凹部(7)の深さとを調整することにより、
基板(1)の上面が平坦面になるようをこして、上記し
た電極材料の残留を完全に防止することも可能である。
υの膜厚と凹部(7)の深さとを調整することにより、
基板(1)の上面が平坦面になるようをこして、上記し
た電極材料の残留を完全に防止することも可能である。
第3図はこの発明の他の実施例を示す。第1図の実施例
では、同図(g)に示す工程で、導電膜(9)を熱酸化
することにより酸化膜を形成させ、これを第2の絶縁膜
(llb)として導電膜(9)を被覆するようにしたが
、導電膜(9)の材料の皿類によっては熱酸化によって
酸化膜が形成されない場合がある。第3図はこのような
場合に適用するもので、先ず、第1図(e)の工程に続
いて、例えばシリコン窒化膜からなる絶縁膜(Lie)
を導電膜(9)上にのみ形成する。(第3図(a)) 次に、保護膜(5)を除去した後、例えば減圧CV D
併 法によってシリコン酸化膜(至)を全面に維積する。
では、同図(g)に示す工程で、導電膜(9)を熱酸化
することにより酸化膜を形成させ、これを第2の絶縁膜
(llb)として導電膜(9)を被覆するようにしたが
、導電膜(9)の材料の皿類によっては熱酸化によって
酸化膜が形成されない場合がある。第3図はこのような
場合に適用するもので、先ず、第1図(e)の工程に続
いて、例えばシリコン窒化膜からなる絶縁膜(Lie)
を導電膜(9)上にのみ形成する。(第3図(a)) 次に、保護膜(5)を除去した後、例えば減圧CV D
併 法によってシリコン酸化膜(至)を全面に維積する。
(同図(b))ここで、全面に酸化膜異方性エツチング
をL包すことにより、導電膜(9)および絶縁膜(1,
1c)の側壁にサイドウオール(18a)が自己整合的
に形成される。(同図(C)) 以後の工程は第1図の実施例の場合と同様である。
をL包すことにより、導電膜(9)および絶縁膜(1,
1c)の側壁にサイドウオール(18a)が自己整合的
に形成される。(同図(C)) 以後の工程は第1図の実施例の場合と同様である。
なお、上記各実施例では、基板(1)をエツチングする
ことによって四部(7)を形成するようにしたが、例え
ばLOCO3法により一旦厚い酸化膜を形成後、その酸
化膜を除去することによって凹部(7)を形成するよう
にしてもよい。この場合、分離帯のく 寸法がやや多きくなるが、半導体基板(1)を直1妾エ
ツチングした場合に結晶欠陥が生じ男いという問題を回
避でき作業性も比較的良好である。
ことによって四部(7)を形成するようにしたが、例え
ばLOCO3法により一旦厚い酸化膜を形成後、その酸
化膜を除去することによって凹部(7)を形成するよう
にしてもよい。この場合、分離帯のく 寸法がやや多きくなるが、半導体基板(1)を直1妾エ
ツチングした場合に結晶欠陥が生じ男いという問題を回
避でき作業性も比較的良好である。
また、上記り実施例では、基板(1)に四部(7)を形
成し、その中に導電膜(9)の一部または全部を埋め込
むようにしたが、従来と同様に先ず基板上にシールドと
しての導電膜を形成し、その後、例えば選択エピタキシ
ャル成長法によって、基板上の導電膜の側部にトランジ
スタの活性頭載を形成しては符 ぼ同一高さに仕上げ、しかる後、ゲート電柱、配線類を
形成するようにしてもよい。
成し、その中に導電膜(9)の一部または全部を埋め込
むようにしたが、従来と同様に先ず基板上にシールドと
しての導電膜を形成し、その後、例えば選択エピタキシ
ャル成長法によって、基板上の導電膜の側部にトランジ
スタの活性頭載を形成しては符 ぼ同一高さに仕上げ、しかる後、ゲート電柱、配線類を
形成するようにしてもよい。
以上のように、この発明に係る半導体装置では、シール
ドとなる導電膜を半導体基板の素子分離領域に形成され
た凹部に配置したので、導電膜形成に基づく段差が低減
し、トランジスタのゲート電極形成時にその電極材料が
この段差部に残省するという不具合を解消することがで
きろ。
ドとなる導電膜を半導体基板の素子分離領域に形成され
た凹部に配置したので、導電膜形成に基づく段差が低減
し、トランジスタのゲート電極形成時にその電極材料が
この段差部に残省するという不具合を解消することがで
きろ。
また、半導体基板の素子分離領域に凹部を形成する工程
と、上記凹部の内面に第1の絶縁膜を形成する工程と、
上記第1の絶縁膜を介して上記凹部内にシールドとなる
導電膜を形成する工程と、上記導電膜の露出面を第2の
絶縁膜で被覆する工程とを経て製造するようにしたので
、実用性の高い各半導体製造プロセス技術を利用して新
規な上記半導体装置を具体的に実現することができる。
と、上記凹部の内面に第1の絶縁膜を形成する工程と、
上記第1の絶縁膜を介して上記凹部内にシールドとなる
導電膜を形成する工程と、上記導電膜の露出面を第2の
絶縁膜で被覆する工程とを経て製造するようにしたので
、実用性の高い各半導体製造プロセス技術を利用して新
規な上記半導体装置を具体的に実現することができる。
第1図はこの発明の一実施例における半導体装置の製造
工程を順を迫って説明する断面図、第2図第3図は他の
実施例における半導体装置およびその製造工程を説明す
る断面図、第4図は従来の半導体装置を示す断面図であ
る。 図において、(1)は半導体基板、(6)は索子分離領
域、り7)は凹部、(80よ第1の絶縁膜、(9)は導
電膜、(1,1b)は第2の絶縁膜、@はゲート電極、
ゲート用配線である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第1図(2) 第1図(目 県チ分厨創願域 第1図(3) 第2図
工程を順を迫って説明する断面図、第2図第3図は他の
実施例における半導体装置およびその製造工程を説明す
る断面図、第4図は従来の半導体装置を示す断面図であ
る。 図において、(1)は半導体基板、(6)は索子分離領
域、り7)は凹部、(80よ第1の絶縁膜、(9)は導
電膜、(1,1b)は第2の絶縁膜、@はゲート電極、
ゲート用配線である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 第1図(2) 第1図(目 県チ分厨創願域 第1図(3) 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体基板の素子分離領域に絶縁膜で被覆された導
電膜を配置し上記導電膜を所定の電位に固定することに
より素子分離を行うものにおいて、上記導電膜は上記半
導体基板の素子分離領域に形成された凹部に配置したこ
とを特徴とする半導体装置。 2、半導体基板の素子分離領域に凹部を形成する工程、
上記凹部の内面に第1の絶縁膜を形成する工程、上記第
1の絶縁膜を介して上記凹部内に導電膜を形成する工程
、および上記導電膜の露出面を第2の絶縁膜で被覆する
工程を備え、上記導電膜を所定の電位に固定することよ
り素子分離を行う半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111688A JPH0298959A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25111688A JPH0298959A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0298959A true JPH0298959A (ja) | 1990-04-11 |
Family
ID=17217893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25111688A Pending JPH0298959A (ja) | 1988-10-05 | 1988-10-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0298959A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557135A (en) * | 1991-10-17 | 1996-09-17 | Nippon Steel Semiconductor Corporation | Semiconductor device with field shield isolation structure and a method of manufacturing the same |
US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
-
1988
- 1988-10-05 JP JP25111688A patent/JPH0298959A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5557135A (en) * | 1991-10-17 | 1996-09-17 | Nippon Steel Semiconductor Corporation | Semiconductor device with field shield isolation structure and a method of manufacturing the same |
US5859466A (en) * | 1995-06-07 | 1999-01-12 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure and method for making thereof |
US6274919B1 (en) | 1995-06-07 | 2001-08-14 | Nippon Steel Semiconductor Corporation | Semiconductor device having a field-shield device isolation structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2822656B2 (ja) | 半導体装置およびその製造方法 | |
US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
JP2717739B2 (ja) | 半導体装置およびその製造方法 | |
JPH09172061A (ja) | 半導体装置の製造方法 | |
JPH06318634A (ja) | 半導体装置の素子分離方法 | |
JPH06163532A (ja) | 半導体素子分離方法 | |
JPH0645551A (ja) | 半導体装置およびその製造方法 | |
KR100518639B1 (ko) | 반도체 소자 및 그 제조방법 | |
US6521942B2 (en) | Electrically programmable memory cell | |
JPH0298959A (ja) | 半導体装置およびその製造方法 | |
JPH11330262A (ja) | 半導体装置の製造方法 | |
JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
KR100278488B1 (ko) | 반도체 장치의 제조방법 | |
JP2003100860A (ja) | 半導体装置 | |
KR100219549B1 (ko) | 랜딩 패드를 갖는 반도체 소자의 제조방법 | |
KR100189733B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
KR0176198B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
KR100244397B1 (ko) | 반도체 소자의 분리막 형성방법 | |
KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
JPH1098097A (ja) | 半導体装置のフィールドシールド素子分離形成方法 | |
JPS5935473A (ja) | 半導体装置 |