KR930003927B1 - 정 전압회로 - Google Patents
정 전압회로 Download PDFInfo
- Publication number
- KR930003927B1 KR930003927B1 KR1019900011946A KR900011946A KR930003927B1 KR 930003927 B1 KR930003927 B1 KR 930003927B1 KR 1019900011946 A KR1019900011946 A KR 1019900011946A KR 900011946 A KR900011946 A KR 900011946A KR 930003927 B1 KR930003927 B1 KR 930003927B1
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- transistor
- power supply
- circuit
- resistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 정전압회로의 1실시예를 나타낸 회로도.
제2도는 제1도중 전압원(VBB)를 구체화한 회로예를 나타낸 도면.
제3도는 종래의 밴드갭회로를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 귀환루프 30 : 밴드갭회로
Q1∼Q8 : 트랜지스터 R1∼R7 : 저항
[산업상의 이용분야]
본 발명은 ECL(에미터결합로직)게이트어레이등의 바이어스 회로에 사용되는 정전압회로에 관한 것으로, 특히 밴드갭형 정전압회로에 관한 것이다.
[종래의 기술 및 그 문제점]
제3도는 정전압회로에 사용되는 종래의 와이드라형 밴드갭회로(30)를 나타낸 것으로, 이러한 밴드갭회로(30)는 접지전위(GND)와 부전원전위(VEE)간에 제1NPN트랜지스터(Q1)의 콜렉터·에미터간과, 제1항(R1), 제2NPN트랜지스터(Q2)의 콜렉터·에미터간 및, 제2저항(R2)이 차례로 직렬로 접속되어 있다.
또, 제1NPN트랜지스터(Q1)의 에미터(출력단자)와, 부전원전위(VEE)간에 제3저항(R3)과 콜렉터·베이스상호가 접속된 제3NPN트랜지스터(Q3)의 콜렉터·에미터간이 차례로 직렬로 접속되어 있다.
또 접지전위(GND)와 부전원전위(VEE)간에 제4저항(R4)과 제4NPN트랜지스터(Q4)의 콜렉터·에미터간이 차례로 직렬로 접속되고, 상기 제4NPN트랜지스터(Q4)의 콜렉터가 제1NPN트랜지스터(Q1)의 베이스에 접속되면서 베이스가 제2NPN트랜지스터(Q2)의 콜렉터에 접속되어 있다.
이와 같이 구성된 상기 밴드갭회로(30)에 있어서는 트랜지스터(Q2)(Q3)의 베이스·에미터간의 전압차(△VBE)가 저항(R2)의 양단에 나타나고, R1/R2배로 되어 저항(R1) 양단에 나타난다. 이 저항(R1) 양단의 전압(△VBE·R1/R2)과 트랜지스터(Q4)의 베이스·에미터간 전압(△VBE4)의 합, 즉
(△VBE·R1/R2)+VBE4………………………………………………………(1)
가 출력전압(Vref)으로 된다. 여기서 상기 (1)식의 제1항은 정(正)의 온도계수를 갖추면서, 제2항은 부(負)의 온도계수를 갖추고 있기 때문에 저항(R1)의 값을 조정함으로써 온도계수가 영인 정전압출력이 얻어지게 된다. 또한, 부하측으로 유입되는 출력전류가 변동될 경우에도 저항(R1)을 매개로 트랜지스터(Q4)의 베이스에 유입되는 전류가 변동됨에 따라 상기 트랜지스터(Q4)의 콜렉터전류가 변동됨으로써 상기 출력전류가 일정하게 되도록 트랜지스터(Q1)의 베이스전류가 부귀환제어되기 때문에 부전원전위(VEE)에 대한 출력전압(Vref)의 전위는 안정화되게 된다.
그러나 상기 밴드갭회로(30)는 부전원전위(VEE)의 변동에 대해서는 상기한 바와같은 트랜지스터(Q4)를 통해 부귀환작용이 반드시 충분한 것은 아니므로, 부전원전위(VEE)의 변동에 따라 충분하게 출력전압(Vref)이 변동하지 않는다. 이에 따라 부전원전위(VEE)에 대한 출력전압(Vref)의 전위차가 일정하게 되지 않고, 부하측으로 유입되는 출력전류가 변동하게 된다.
상기한 바와같이 종래의 밴드갭회로는 온도변동에 대해서는 정전압출력이 얻어지지만 부전원전위(VEE)의 변동에 대해서는 트랜지스터(Q4)를 통해 부귀환작용이 반드시 충분하지는 않으므로 부전원전위(VEE)의 변동에 따라 충분히 출력전압(Vref)이 변동하지 않게 됨에 따라 부전원전위(VEE)에 대한 출력전압(Vref)의 전위차가 일정하게 되지 않게 되어 부하측으로 유입되는 출력전류가 변동된다고 하는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 출력전압이 전원전위의 변동에 완전히 따라감으로써 전원전위에 대한 출력전압의 전위차가 안정화되는 정전압회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 접지전위와 전원전위간에 접속된 밴드갭회로와, 이 밴드갭회로의 출력단자에 일단측이 접속된 저항의 타단측에 그 베이스가 접속된 부귀환용 트랜지스터의 콜렉터에 콜렉터가 접속되면서 상기 전원전위의 변동에 영향을 받지 않는 전압원에 베이스가 접속된 트랜지스터 및, 이 트랜지스터의 에미터와 상기 전원전위간에 접속된 저항을 구비하여 구성된 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 기본구성이 밴드갭회로이기 때문에 온도변동에 대해서는 정전압출력이 얻어지게 되고, 또 귀환루프가 부가되어 있기 때문에 전원전위의 변동에 완전하게 따라가도록 출력전압이 변동됨으로써 전원전위에 대한 출력전압의 전위차가 항상 일정하게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.
제1도는 ECL게이트어레이의 바이어스회로에 사용되는 정전압회로를 나타낸 것으로, 이러한 정전압회로는 제3도를 참조해서 설명한 종래의 밴드갭회로(30)와 비교해서 귀환루프(10)가 부가되어 있는 점이 다르고, 그외는 동일하므로 제3도와 동일한 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
상기 귀환루프(10)는 예컨대, 도시한 바와같이 트랜지스터(Q4)의 콜렉터에 콜렉터가 접속된 제5NPN트랜지서터(Q5)와, 이 제5NPN트랜지스터(Q5)의 에미터와 부전원전위(VEE)간에 접속된 제5저항(R5)으로 이루어지고, 제5NPN트랜지스터(Q5)의 베이스에는 부전원전위(VEE)의 변동에 영향을 받지 않는 안정된 전압원(VBB)이 접속되어 있다.
상기 정전압회로의 동작은 제3도를 참조해서 설명한 종래의 밴드갭회로(30)의 동작과 기본적으로는 동일하지만, 귀환루우프(10)가 부가되어 있기 때문에 다음에 설명하는 바와같은 동작을 수행하게 된다. 즉, 부전원전위(VEE)가 예컨대 저하된 경우, 트랜지스터(Q5)의 온전류가 증가해서 보다 많은 전류를 저항(R4)를 통해 끌어 들임으로써 트랜지스터(Q1)의 베이스전위, 더 나아가서는 그 에미터전위가 저하되어 출력전압(Vref)이 저하되게 된다. 상기와는 반대로 부전원전위(VEE)가 상승한 경우, 트랜지스터(Q5)의 온전류가 감소해서 보다 적은 전류를 저항(R4)을 통해 끌어 들임으로써 트랜지스터(Q1)의 베이스 전위, 더 나아가서는 그 에미터전위가 상승되어 출력전압(Vref)이 상승되게 된다. 이와같이 부전원전위(VEE)의 변동에 완전히 따라가서 출력전압(Vref)이 변동하도록 되어 부전원전위(VEE)에 대한 출력전압(Vref)의 전위차가 항상 일정하게 된다.
제2도는 제1도중 전압원(VBB)을 구체화한 회로예를 나타낸 것으로, 제1도와 동일한 부분에 대해서는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명을 생략한다.
상기 전압원(VBB)은 예컨대, 도시한 바와같이 접지전위(GND)와 부전원전위(VEE)간에 제6저항(R6) 및 제6NPN트랜지스터(Q6)의 콜렉터·에미터간이 차례로 직렬로 접속되고, 마찬가지로 접지전위(GND)와 부전원전위(VEE)간에 제7NPN트랜지스터(Q7)의 콜렉터∼에미터간과, 콜렉터·베이스상호가 접속된 제8NPN트랜지스터(Q8)의 콜렉터·에미터간 및, 제7저항(R7)이 차례로 직렬로 접속되어 있다.
그리고 제6NPN트랜지스터(Q6)의 베이스는 제2NPN트랜지스터(Q2) 및 제3NPN트랜지스터(Q3)의 각 베이스에 접속되고, 제7NPN트랜지스터(Q7)의 베이스는 제6NPN트랜지스터(Q6)의 콜렉터에 접속되며, 제8NPN트랜지스터(Q8)의 에미터는 제5NPN트랜지스터(Q5)의 베이스에 접속되어 있다.
이와 같이 구성된 제2도에 나타낸 정전압회로에서는 정전류원용의 트랜지스터(Q6)로부터 일정한 전류를 저항(R6)을 통해 끌어 들여 저항(R6)의 일단에 정전위를 발생시키고, 이 정전위의 레벨을 트랜지스터(Q7)(Q8)에 의해 시프트시켜 귀환루푸의 트랜지스터(Q5)의 베이스에 인가하고 있다.
이 경우 저항(R6)의 일단의 정전위는 접지전위(GND)에 대해 일정한 전위차를 갖추면서 부전원전위(VEE)의 변동의 영향을 받기 어렵게 되어 있기 때문에 귀환루프에 의한 귀환이 효율적으로 연결되도록 된다.
또, 상기 실시예는 접지전위(GND)와 부전원전위(VEE)간에 접속된 정전압회로를 나타냈지만, 본 발명은 정전원전위가 접지전위(GND)간에 접속된 정전압회로에도 적용할 수 있다.
[발명의 효과]
상기한 바와같이 본 발명에 의하면, 출력전압이 전원전위의 변동에 완전히 따라감에 따라 전원전위에 대한 출력전압의 전위차가 전원전위의 변동에 의하지 않고 일정하게 되고, 부하측에 흐르는 출력전류도 전원전위의 변동에 의하지 않고 일정하게 된다.
Claims (1)
- 접지전위(GND)와 전원전위(VEE)간에 접속된 밴드갭회로(30)와, 이 밴드갭회로(30)의 출력단자(Vref)에 일단측이 접속된 저항(R1)의 타단측에 그 베이스가 접속된 부귀환용 트랜지스터(Q4)의 콜렉터에 콜렉터가 접속되면서 상기 전원전위(VEE)의 변동에 영향을 받지 않는 전압원(VBB)에 베이스가 접속된 트랜지스터(Q5) 및, 이 트랜지스터(Q5)의 에미터와 상기 전원전위(VEE)간에 접속된 저항(R5)을 구비하여 구성된 것을 특징으로 하는 정전압회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1201851A JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
JP01-201851 | 1989-08-03 | ||
JP89-201851 | 1989-08-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910005574A KR910005574A (ko) | 1991-03-30 |
KR930003927B1 true KR930003927B1 (ko) | 1993-05-15 |
Family
ID=16447938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900011946A KR930003927B1 (ko) | 1989-08-03 | 1990-08-03 | 정 전압회로 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0411657B1 (ko) |
JP (1) | JPH0680486B2 (ko) |
KR (1) | KR930003927B1 (ko) |
DE (1) | DE69015727T2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5304918A (en) * | 1992-01-22 | 1994-04-19 | Samsung Semiconductor, Inc. | Reference circuit for high speed integrated circuits |
DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
KR960002457B1 (ko) * | 1994-02-07 | 1996-02-17 | 금성일렉트론주식회사 | 정전압회로 |
JP2867947B2 (ja) * | 1996-03-28 | 1999-03-10 | 日本電気株式会社 | 参照電位発生回路 |
DE19618914C1 (de) * | 1996-05-10 | 1997-08-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
DE19621110C1 (de) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Necエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
JP5169468B2 (ja) * | 2008-05-15 | 2013-03-27 | オムロン株式会社 | 基準電圧発生回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4100477A (en) * | 1976-11-29 | 1978-07-11 | Burroughs Corporation | Fully regulated temperature compensated voltage regulator |
US4176308A (en) * | 1977-09-21 | 1979-11-27 | National Semiconductor Corporation | Voltage regulator and current regulator |
US4553083A (en) * | 1983-12-01 | 1985-11-12 | Advanced Micro Devices, Inc. | Bandgap reference voltage generator with VCC compensation |
JPS60175131A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
JPS62191907A (ja) * | 1986-02-19 | 1987-08-22 | Hitachi Ltd | 半導体回路 |
US4795918A (en) * | 1987-05-01 | 1989-01-03 | Fairchild Semiconductor Corporation | Bandgap voltage reference circuit with an npn current bypass circuit |
-
1989
- 1989-08-03 JP JP1201851A patent/JPH0680486B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-03 EP EP90114964A patent/EP0411657B1/en not_active Expired - Lifetime
- 1990-08-03 DE DE69015727T patent/DE69015727T2/de not_active Expired - Fee Related
- 1990-08-03 KR KR1019900011946A patent/KR930003927B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0411657B1 (en) | 1995-01-04 |
DE69015727D1 (de) | 1995-02-16 |
EP0411657A1 (en) | 1991-02-06 |
JPH0365716A (ja) | 1991-03-20 |
DE69015727T2 (de) | 1995-06-01 |
KR910005574A (ko) | 1991-03-30 |
JPH0680486B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900007605B1 (ko) | 중간전위 생성회로 | |
KR890004647B1 (ko) | 정전류원회로 및 이 회로를 사용한 차동증폭기 | |
JPH04366492A (ja) | 内部電源電圧発生回路 | |
CA1172711A (en) | Current mirror circuit | |
KR920005259B1 (ko) | 전압발생회로 | |
US3988595A (en) | High-gain differential input comparator with emitter feedback input hysteresis | |
EP0084722B1 (en) | Differential circuit | |
KR930003927B1 (ko) | 정 전압회로 | |
US5543748A (en) | Flip-flop circuit with resonant tunneling diode | |
KR930001291B1 (ko) | 캐스코드 전류원 장치 | |
US3983473A (en) | Series direct-current voltage regulator | |
US4283674A (en) | Constant voltage output circuit | |
EP0083208A2 (en) | A bias circuit for an emitter coupled logic circuit | |
US5278491A (en) | Constant voltage circuit | |
US4491780A (en) | Temperature compensated voltage reference circuit | |
KR960002391B1 (ko) | 전류전달회로 | |
KR920005258B1 (ko) | 기준전압회로 | |
US4433283A (en) | Band gap regulator circuit | |
US4928073A (en) | DC amplifier | |
CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
US5013999A (en) | Voltage generating circuit using a Schottky barrier diode | |
US5966006A (en) | Voltage regulator generating a predetermined temperature-stable voltage | |
JPH08339232A (ja) | 基準電圧回路 | |
EP0104777B1 (en) | A constant current source circuit | |
US4553107A (en) | Current mirror circuit having stabilized output current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |