KR920015465A - 집적 회로용 국부 상호접속부 - Google Patents

집적 회로용 국부 상호접속부 Download PDF

Info

Publication number
KR920015465A
KR920015465A KR1019910024964A KR910024964A KR920015465A KR 920015465 A KR920015465 A KR 920015465A KR 1019910024964 A KR1019910024964 A KR 1019910024964A KR 910024964 A KR910024964 A KR 910024964A KR 920015465 A KR920015465 A KR 920015465A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
base
conductive
conductive structure
patterned
Prior art date
Application number
KR1019910024964A
Other languages
English (en)
Inventor
웨이 체-치아
리오우 후-타이
Original Assignee
원본미기재
에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드 filed Critical 원본미기재
Publication of KR920015465A publication Critical patent/KR920015465A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

집적 회로용 국부 상호접속부
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 따른 국부 상호접속부 구조를 형성하기 위한 바람직한 공정도를 나타낸다.

Claims (17)

  1. 반도체 집적회로의 도전 구조를 형성하기 위한 방법에 있어서, 상기 방법은, 제1다결정 층을 절연층위에 증착하는 단계, 상호접속 구조를 한정하기 위해 다결정 실리콘 층을 패턴화하는 단계, 기부의 도전 구조를 노출시키기 위해 절연층을 통해 개구들을 형성시키는 단계, 상기 패턴화된 제1다결정 실리콘 층을 상기 기부의 도전 구조에 접속하는 다결정 실리콘 접속 구조들을 형성하는 단계, 상기 패턴화된 제1다결정 실리콘과 접속 구조물의 적어도 일부를 도전성 규화물로 변환하는 단계를 포함하며, 이에의해, 도전성 규화물 층이 상기 패턴화된 제1다결정 실리콘 층을 기부의 도전성 구조에 연결하는 것을 특징으로 하는 반도체 집적회로용 도전성 구조의 형성방법.
  2. 제2항에 있어서, 상기 다결정 실리콘 접속 구조 형성 단계는 제2다결정 실리콘 층을 집적회로상에 증착시키는 단계, 및 상기 패턴화된 제1다결정 실리콘 층을 기부의 도전성 구조에 연결하는 측벽 영역들을 형성하기 위해 제2다결정 실리콘 층을 백 에칭하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 백 에칭 단계는 이방성 에칭을 포함하는 방법.
  4. 제3항에 있어서, 상기 백 에칭 단계는 이방성 에칭에 이온 등방성 에칭공정을 포함하는 방법.
  5. 제4항에 있어서, 등방성 에칭은 패턴화된 제1다결정 실리콘 층의 아래에 절결부를 형성하는 방법.
  6. 제1항에 있어서, 노출된 기부의 도전성 구조는 기팡의 액티브 영역인 방법.
  7. 제1항에 있어서, 노출된 기부의 도전성 구조의 하나가 도전성 다결정 실리콘 구조인 방법.
  8. 제1항에 있어서, 상기 변환 단계는, 내화성 금속 층을 집적 회로위에 형성하는 단계, 내화성 금속 층이 기부의 실리콘과 반응하도록 집적회로를 가열하는 단계, 및 비반응된 내화성 금속을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 내화성 금속은 티탄을 포함하는 방법.
  10. 제1항에 있어서, 패턴화된 제1다결정 실리콘 층은 기부의 다결정 실리콘 구조위에 가로지르지 않는 방법.
  11. 반도체 집적회로용 도전성 구조에 있어서, 제1 및 제2기부 도전 구조에 그를 통한 개구를 갖는 절연층, 상기 절연층의 일부위에 놓인 제1패턴화 다결정 실리콘 층, 각각 상기 제1패턴화 다결정 실리콘 층에 연결되고, 제1 및 제2기부 도전성 구조를 접촉시키기 위해 연장되는 제1 및 제2접속 다결정 실리콘 영역을 포함하며, 상기 제1패턴화된 다결정 실리콘 층과 상기 제1 및 제2접속 다결정 실리콘 영역들의 적어도 일부가 내화성 금속 규화물을 형성하는 내화성 금속을 함유하며, 이에따라 내화성 금속 규화물 도체가 제1기부 도전성 구조에서 제2기부 도전성 금속까지 연장되는 것을 특징으로 하는 반도체 집적회로용 도전성 구조.
  12. 제11항에 있어서, 상기 제1기부 도전성 구조가 기판의 액티브 영역을 포함하는 도전성 구조.
  13. 제12항에 있어서, 상기 기부의 도전성 구조는 상기 절연층 아래에 놓인 제2패턴화 다결정 실리콘 구조를 포함하는 도전성 구조.
  14. 제11항에 있어서, 상기 제1기부 도전성 구조는 상기 절연층 아래에 놓인 제2패턴화 다결정 실리콘 구조를 포함하는 도전성 구조.
  15. 제11항에 있어서, 내화성 금속은 티탄을 포함하는 도전성 구조.
  16. 제11항에 있어서, 내화성 금속 규화물 도체는 제1 및 제2개구들에서 노출된 상기 제2 및 제2도전성 구조를 덮는 도전성 구조.
  17. 제11항에 있어서, 상기 제1패턴화 다결정 실리콘 층은 어떠한 다른 다결정 실리콘 구조위를 가로지르지 않는 도전성 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910024964A 1991-01-31 1991-12-27 집적 회로용 국부 상호접속부 KR920015465A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/648,554 US5124280A (en) 1991-01-31 1991-01-31 Local interconnect for integrated circuits
US07/648,554 1991-01-31

Publications (1)

Publication Number Publication Date
KR920015465A true KR920015465A (ko) 1992-08-26

Family

ID=24601268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910024964A KR920015465A (ko) 1991-01-31 1991-12-27 집적 회로용 국부 상호접속부

Country Status (5)

Country Link
US (2) US5124280A (ko)
EP (1) EP0497595B1 (ko)
JP (1) JPH04335525A (ko)
KR (1) KR920015465A (ko)
DE (1) DE69226098T2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
JPH03141645A (ja) * 1989-07-10 1991-06-17 Texas Instr Inc <Ti> ポリサイドによる局所的相互接続方法とその方法により製造された半導体素子
US5266509A (en) * 1990-05-11 1993-11-30 North American Philips Corporation Fabrication method for a floating-gate field-effect transistor structure
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69226987T2 (de) * 1991-05-03 1999-02-18 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Lokalverbindungen für integrierte Schaltungen
US5227333A (en) * 1992-02-27 1993-07-13 International Business Machines Corporation Local interconnection having a germanium layer
US5175127A (en) * 1992-06-02 1992-12-29 Micron Technology, Inc. Self-aligned interlayer contact process using a plasma etch of photoresist
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
USRE40790E1 (en) 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3067433B2 (ja) * 1992-12-04 2000-07-17 キヤノン株式会社 半導体装置の製造方法
TW230266B (ko) * 1993-01-26 1994-09-11 American Telephone & Telegraph
JP2591446B2 (ja) * 1993-10-18 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
DE4339919C2 (de) * 1993-11-23 1999-03-04 Siemens Ag Herstellverfahren für eine aus Silizid bestehende Anschlußfläche für ein Siliziumgebiet
JPH07221174A (ja) * 1993-12-10 1995-08-18 Canon Inc 半導体装置及びその製造方法
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
JPH08181205A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 半導体装置の配線構造およびその製造方法
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5536683A (en) * 1995-06-15 1996-07-16 United Microelectronics Corporation Method for interconnecting semiconductor devices
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
US5952720A (en) * 1996-05-06 1999-09-14 United Microelectronics Corp. Buried contact structure
US5869391A (en) 1996-08-20 1999-02-09 Micron Technology, Inc. Semiconductor method of making electrical connection between an electrically conductive line and a node location, and integrated circuitry
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6420273B1 (en) 1997-06-30 2002-07-16 Koninklijke Philips Electronics N.V. Self-aligned etch-stop layer formation for semiconductor devices
US6403458B2 (en) 1998-04-03 2002-06-11 Micron Technology, Inc. Method for fabricating local interconnect structure for integrated circuit devices, source structures
US6576544B1 (en) * 2001-09-28 2003-06-10 Lsi Logic Corporation Local interconnect
US6559043B1 (en) * 2002-01-11 2003-05-06 Taiwan Semiconductor Manufacturing Company Method for electrical interconnection employing salicide bridge
US7317217B2 (en) * 2004-09-17 2008-01-08 International Business Machines Corporation Semiconductor scheme for reduced circuit area in a simplified process
US7790611B2 (en) * 2007-05-17 2010-09-07 International Business Machines Corporation Method for FEOL and BEOL wiring
FR2976725B1 (fr) * 2011-06-15 2013-06-28 St Microelectronics Sa Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
FR2987172A1 (fr) 2012-02-17 2013-08-23 St Microelectronics Sa Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sur silicium sur isolant
US8809184B2 (en) 2012-05-07 2014-08-19 Globalfoundries Inc. Methods of forming contacts for semiconductor devices using a local interconnect processing scheme

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476482A (en) * 1981-05-29 1984-10-09 Texas Instruments Incorporated Silicide contacts for CMOS devices
JPH0618213B2 (ja) * 1982-06-25 1994-03-09 松下電子工業株式会社 半導体装置の製造方法
JPS60134466A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置およびその製造方法
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
JPS62204523A (ja) * 1986-03-04 1987-09-09 Nec Corp コンタクト電極の形成方法
JPH02504448A (ja) * 1988-05-24 1990-12-13 マイクロン・テクノロジー・インコーポレイテッド ＴｉＳｉ２ローカル・インターコネクト
US5053349A (en) * 1988-06-16 1991-10-01 Kabushiki Kaisha Toshiba Method for interconnecting semiconductor devices
DE3828999C2 (de) * 1988-08-26 1996-01-18 Hella Kg Hueck & Co Scheibenwaschanlage für Kraftfahrzeuge, insbesondere Streuscheibenwaschanlage

Also Published As

Publication number Publication date
JPH04335525A (ja) 1992-11-24
DE69226098T2 (de) 1998-10-29
EP0497595A2 (en) 1992-08-05
DE69226098D1 (de) 1998-08-13
EP0497595A3 (en) 1992-09-30
US5124280A (en) 1992-06-23
US5349229A (en) 1994-09-20
EP0497595B1 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
KR920015465A (ko) 집적 회로용 국부 상호접속부
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR970707573A (ko) 신규한 바이어홀 프로파일 및 그 제조방법(a novel via hole profile and method of fabrication)
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
KR920018843A (ko) 자기-정합 접점 형성 방법 및 구조
US5970375A (en) Semiconductor fabrication employing a local interconnect
KR100615658B1 (ko) 매립된 국부 배선
KR19980024825A (ko) 콘택트홀/스루홀의 형성방법
KR910019178A (ko) 반도체 접촉 구조 및 그 접촉 방법
KR870008416A (ko) Vlsi의 인터레벨 접속방법 및 그 구조체
JPH11220025A (ja) 半導体装置およびその製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
JP2000150782A (ja) 半導体装置
JPH0256954A (ja) 半導体装置
KR0161875B1 (ko) 반도체장치의 배선 형성방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
JPH0778783A (ja) 半導体装置
JPS62262443A (ja) 半導体装置およびその製造方法
JPH01230269A (ja) 半導体集積回路装置
KR960015733A (ko) 반도체 장치의 금속배선 접촉부 형성방법 및 그 구조
JPS63237443A (ja) 半導体装置
KR20040058957A (ko) 반도체 소자의 금속 배선 형성 방법
KR920010759A (ko) 저 저항 접점을 제조하는 방법
KR940016730A (ko) 반도체 장치의 배선형성방법
KR20020036174A (ko) 반도체 소자의 배선 구조 및 그 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid