DE69226987T2 - Lokalverbindungen für integrierte Schaltungen - Google Patents

Lokalverbindungen für integrierte Schaltungen

Info

Publication number
DE69226987T2
DE69226987T2 DE69226987T DE69226987T DE69226987T2 DE 69226987 T2 DE69226987 T2 DE 69226987T2 DE 69226987 T DE69226987 T DE 69226987T DE 69226987 T DE69226987 T DE 69226987T DE 69226987 T2 DE69226987 T2 DE 69226987T2
Authority
DE
Germany
Prior art keywords
refractory metal
layer
silicide
conductive structures
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69226987T
Other languages
English (en)
Other versions
DE69226987D1 (de
Inventor
Fusen Dallas Texas 75287 Chen
Girish Dallas Texas 75287 Dixit
Fu-Tai Carrollton Texas 75018 Liou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of DE69226987D1 publication Critical patent/DE69226987D1/de
Application granted granted Critical
Publication of DE69226987T2 publication Critical patent/DE69226987T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich im allgemeinen auf das Verarbeiten bzw. Herstellen eines integrierten Halbleiterschaltkreises und insbesondere auf das Ausbilden einer leitfähigen Verbindung auf integrierten Schaltkreisen.
  • Mit dem Trend, die Miniaturisierung von integrierten Halbleiterschaltkreisen fortzusetzen, um Element- bzw. Merkmalsgrößen im Submikronbereich zu erzielen, erlangte eine lokale Verbindung eine vorrangige Bedeutung beim Herstellen eines Halbleiters. Lokale Verbindungen wurden verwendet, um eine erhöhte Packungsdichte bei integrierten Schaltkreisdesigns im Submikronbereich zu erzielen. Lokale Verbindungen sind ein Extraniveau bzw. eine Extraebene bzw. ein Extrapegel einer Verbindung, welche zum Verbinden von eng beabstandeten Elementen bei einem Layoutdesign verwendet werden.
  • Lokale Verbindungen bzw. Lokalverbindungen überkreuzen gewöhnlich nicht irgendeinen Teil von anderen Verbindungsschichten, obwohl diese Feldoxidbereiche überkreuzen können. Lokalverbindungen können verwendet werden, um N+-Bereiche mit P+-Bereichen zu verbinden oder um Source-/Drainbereiche mit Gates zu verbinden. Lokalverbindungen müssen bestimmte grundlegende Anforderungen erfüllen, um das Ziel einer erhöhten Packungsdichte zu erzielen. Die Materialien, welche für die lokalen Verbindungen verwendet werden, müssen einem niedrigen Kontaktwiderstand zu den Source-/Drainbereichen Rechnung tragen und einen geringen Schichtwiderstand (sheet resistance) zur Verfügung stellen. Um eine nachfolgende schwierige bzw. strenge Topographie zu verhindern, müssen Lokalverbindungen dünn sein, d. h. weniger als 2500 Angström (10 Angström = 1 nm). Des weiteren müssen lokale Verbindungen fähig sein, als eine Grenze bzw. Sperre zu wirken, um die Zwischendiffusionen von Dotierungsstoffen zwischen P- und N-Bereichen zu verhindern.
  • Die europäische Patentanmeldung mit der Veröffentlichungs-Nr. 0 209 654 offenbart eine Verdrahtungsschicht mit einer Titanschicht, welche auf den Sourcebereich eines Halbleiterbauelements angeordnet ist, eine Titannitridschicht ist auf der Titanschicht angeordnet und eine Aluminiumschicht ist auf der Titannitridschicht angeordnet. Die Verdrahtungsschicht kann weiter optional eine Titansilizidschicht aufweisen, welche auf der Aluminiumschicht angeordnet ist.
  • Viele Techniken wurden verwendet, um lokale Verbindungen zu implementieren. Diese Techniken führen gewöhnlich neue Verarbeitungstechniken über und unter bzw. vor und nach denjenigen ein, welche für den verbleibenden Teil des Bauelementherstellungsprozeßablaufs verwendet werden. Solche Techniken umfassen z. B. die Verwendung von Titannitrid für die lokale Verbindung. Titan wird abgelagert und darauf folgt eine Wärme- bzw. Hitzebehandlung. Jedoch erzeugt diese Technik einen hohen Schichtwiderstand und eine Unstetigkeit über Source-/Drainbereiche aufgrund des Ausdünnens der Titannitridschicht. Eine zusätzliche Schicht aus Titannitrid kann ausgebildet werden durch Ablagern von Titan, wiederum gefolgt von einer thermischen bzw. Wärmebehandlung, um diese Probleme zu überwinden, jedoch werden die Verfahrensschritte dann kompliziert.
  • Eine andere Technik umfaßt die Verwendung einer Polycidschicht für die lokale Verbindung. Eine selektive Ablagerung von hitzebeständigen Metallen auf dem Silizium wurde auch für lokale Verbindungen vorgeschlagen. Die Qualität des leitenden Elements, welches unter Verwendung solcher Techniken ausgebildet wird, variiert, wobei einige Techniken zu ziemlich guten Leitern führen. Solche Techniken führen jedoch gewöhnlich zusätzliche Verfahrenskomplexität zu dem normalen Herstellungsablauf ein. Diese zusätzliche Komplexität führt dazu, die Bauelementausbeute zu verringern und die Kosten zu erhöhen.
  • Es ist wünschenswert, eine Lokalverbindung bei dem Design bzw. Entwurf eines integrierten Schaltkreises zu verwenden, aufgrund der Einsparungen bei der Layoutfläche. Es wäre wünschenswert, eine Herstellungstechnik für lokale Verbindungen zu schaffen, welche nicht zusätzliche Prozeßkomplexitäten einführt.
  • Deshalb wird gemäß der vorliegenden Erfindung nach dem Ausbilden einer ersten und einer zweiten leitfähigen Struktur auf dem integrierten Schaltkreis eine isolierende Schicht über dem integrierten Schaltkreis ausgebildet. Die isolierende Schicht wird dann geätzt, um ausgewählte Bereiche der ersten und zweiten leitfähigen Strukturen freizulegen. Eine hitzebeständige bzw. feuerfeste Metallschicht wird über dem integrierten Schaltkreis ausgebildet. Eine Sperrschicht wird über der hitzebeständigen bzw. feuerfesten Metallschicht ausgebildet, und eine hitzebeständige bzw. feuerfeste Metallsilizidschicht wird über der Sperrschicht ausgebildet. Die hitzebeständige bzw. feuerfeste Metallschicht und die Sperrschicht und die hitzebeständige bzw. feuerfeste Metallsilizidschicht werden geätzt, um eine leitfähige Verbindung zwischen den freigelegten ausgewählten Bereichen der erste und zweiten leitfähigen Strukturen zu definieren.
  • Gemäß Anspruch 1 der vorliegenden Erfindung wird ein Verfahren zum Ausbilden einer lokalen Verbindung in einem integrierten Schaltkreisbauelement geschaffen, welches die Schritte aufweist: Ausbilden von ersten und zweiten leitfähigen Strukturen auf einem Substrat, Ausbilden einer isolierenden Schicht über dem Substrat und den ersten und zweiten leitfähigen Strukturen, Entfernen eines Bereichs der isolierenden Schicht, um Bereiche der ersten und zweiten leitfähigen Strukturen freizulegen, welche eine hitzebeständige bzw. feuerfeste Metallschicht über der isolierenden Schicht und den freigelegten Bereichen der ersten und zweiten leitfähigen Strukturen bilden, Glühen der hitzebeständigen bzw. feuerfesten Metallschicht in einer Umgebungsatmosphäre von Stickstoff, um ein hitzebeständiges bzw. feuerfestes Metallsilizid auf den freiliegenden Bereichen der ersten und zweiten leitfähigen Strukturen auszubilden, und sonst bzw. an den anderen Stellen von hitzebeständigem bzw. feuerfestem Metallnitrid, Ablagern einer Schicht aus hitzebeständigem bzw. feuerfestem Metallsilizid über der hitzebeständigen bzw. feuerfesten Metallnitridschicht mit dem Silizid in Kontakt mit dem hitzebeständi gen bzw. feuerfesten Metallnitrid und Mustern und Ätzen des Nitrids und der abgelagerten Silizidschichten, um eine lokale Verbindung zwischen den ersten und zweiten leitfähigen Strukturen auszubilden.
  • Gemäß Anspruch 6 der vorliegenden Erfindung wird eine Verbindungsstruktur geschaffen, bestehend aus einem Bereich eines integrierten Halbleiterschaltkreises, welcher ein Substrat umfaßt, eine erste und eine zweite leitfähige Struktur sind über dem integrierten Schaltkreis angeordnet und durch eine isolierende Schicht getrennt, eine hitzebeständige bzw. feuerfeste Metallnitridschicht ist über einem Bereich der isolierenden Schicht angeordnet und ausgewählte Bereiche der ersten und zweiten leitfähigen Strukturen und einer oberen hitzebeständigen bzw. feuerfesten Metallsilizidschicht, welche über der Nitridschicht angeordnet ist, werden kontaktiert, wobei das Silizid in Kontakt mit dem hitzebeständigen bzw. feuerfesten Metallnitrid steht.
  • Die neuen Merkmale, welche für die Erfindung charakteristisch sind, sind in den beiliegenden Ansprüchen ausgeführt. Die Erfindung selbst sowie eine bevorzugte Art der Verwendung und weitere Ziele und Vorteile davon werden jedoch am besten verstanden werden unter Bezugnahme auf die nachfolgende ausführliche Beschreibung einer veranschaulichenden Ausführungsform, wenn in Verbindung mit den beiliegenden Zeichnungen gelesen, wobei:
  • Fig. 1-6 einen bevorzugten Verfahrensablauf gemäß der vorliegenden Erfindung veranschaulichen.
  • Die Verfahrensschritte und Strukturen, welche unten beschrieben sind, bilden nicht einen vollständigen Verfahrensablauf zur Herstellung von integrierten Schaltkreisen. Die vorliegende Erfindung kann in Verbindung mit Techniken zur Herstellung von integrierten Schaltkreisen ausgeführt werden, welche gegenwärtig im Stand der Technik verwendet werden und nur so viele der gewöhnlich ausgeführten Verfahrensschritte sind umfaßt, als notwendig sind zum Verstehen der vorliegenden Erfindung. Die Figuren stellen Querschnitte von Bereichen eines integrierten Schaltkreises während der Her stellung dar und sind nicht maßstabsgetreu gezeichnet, sie sind statt dessen so gezeichnet, um die wichtigen Merkmale der Erfindung zu veranschaulichen.
  • Bezugnehmend auf Fig. 1 soll ein integrierter Schaltkreis in einem Substrat 10 ausgebildet werden. Ausgewählte Bereiche des Substrats 10 werden oxidiert, um ein Feldoxid 12 auszubilden. Der Feldoxidbereich 12 wird verwendet, um die aktiven Bereiche des Bauelements zu trennen. Die aktiven Bauelemente, wie z. B. Feldeffekttransistoren, werden in denjenigen Bereichen des Substrats 10 ausgebildet, welche nicht von dem Feldoxid 12 bedeckt sind.
  • Eine leitfähige Struktur 13 umfaßt eine polykristalline Siliziumgateelektrode 14 und ein dünnes Gateoxid 16. Die Gateelektrode 14 kann dotiertes polykristallines Silizium, ein hitzebeständiges bzw. feuerbeständiges Metallsilizid oder eine Kombination von Schichten aus polykristallinem Silizium und einem hitzebeständigen bzw. feuerbeständigen Metallsilizid sein, wie im Stand der Technik bekannt.
  • Leicht dotierte Drainbereiche 23 und Source-/Drainbereiche 24, 26 werden ausgebildet. Leicht dotierte Drainbereiche 23 werden festgelegt bzw. definiert unter Verwendung von Seitenwandoxidabstandsstücken 22, wie im Stand der Technik bekannt.
  • Eine leitfähige Struktur 17 wird ausgebildet durch Verfahren, welche im Stand der Technik bekannt sind, über dem Feldoxidbereich 12. Die leitfähige Struktur 17 umfaßt eine polykristalline Siliziumgateelektrode 18 und ein dünnes Gateoxid 20. Die leitfähige Struktur 17 weist auch Seitenwandoxidabstandsstücke 22 auf. Weil die leitfähigen Strukturen 13 und 17 gleichzeitig ausgebildet werden, setzen sich beide aus den gleichen Materialien zusammen, vorzugsweise sind sie ein siliziertes (silicided) polykristallines Silizium, wie oben beschrieben.
  • Die Bauelementherstellung bis zu dieser Stufe verwendet herkömmliche Verfahrensschritte, welche in dem Stand der Technik wohlbekannt sind. Zu Zwecken der Veranschaulichung einer Technik zum Ausbilden von lokalen Verbindungen wird an genommen, daß ein lokaler Verbindungsleiter zwischen einem Source-/Drainbereich 24 und einer leitfähigen Struktur 17 ausgebildet werden muß. Der erste Schritt beim Ausbilden einer solchen lokalen Verbindung ist das Ablagern einer isolierenden Oxidschicht 28 über dem integrierten Schaltkreisbauelement. Die Oxidschicht 28 kann z. B. mit einer Tiefe von ungefähr 1000 Angström abgelagert werden. Die Oxidschicht 28 wird gemustert und geätzt, um die in Fig. 1 gezeigte Form zu definieren, welche die Flächen bzw. Bereiche freilegt, welche mit der lokalen Verbindung verbunden werden sollen.
  • Bezugnehmend auf Fig. 2 wird eine hitzebeständige bzw. feuerbeständige Metallschicht 30, wie z. B. Titan, durch in dem Stand der Technik bekannte Verfahren über dem integrierten Schaltkreis abgelagert. Eine Sperrschicht 32, wie z. B. Titannitrid, wird über der hitzebeständigen bzw. feuerbeständigen Metallschicht 30 abgelagert. Eine hitzebeständige bzw. feuerfeste bzw. feuerbeständige Metallsilizidschicht 34, wie z. B. Tantalsilizid, wird vorzugsweise als nächstes über der Sperrschicht 32 abgelagert. Eine Photoabdecklack- bzw. Photoresistschicht 36 wird dann auf den integrierten Schaltkreis aufgeschleudert, gemustert und entwickelt.
  • Bezugnehmend auf Fig. 3 werden die Schichten 30, 32 und 34, wenn diese ausgebildet sind, geätzt, um einen lokalen Verbindungsleiter zwischen dem Source-/Drainbereich 24 und einer leitfähigen Struktur 17 zu definieren. Eine hitzebeständige bzw. feuerfeste Metallschicht 30 sieht einen guten Kontaktwiderstand bei beiden vor, dem Source- /Drainbereich 24 und der leitfähigen Struktur 17. Die Schicht 30 wird teilweise oder gesamt verbraucht bzw. verwendet, um ein Silizid in dem Source-/Drainbereich während den nachfolgenden Schritten auszubilden. Die Sperrschicht 32 verhindert eine Dotierungsmittelzwischendiffusion zwischen den verbundenen aktiven Flächen bzw. Bereichen.
  • Die hitzebeständige bzw. feuerfeste Metallsilizidschicht 34 schützt die Sperrschicht davor, oxidiert zu werden und stellt einen geringen Widerstand für verbesserte Bauelementleistungsfähigkeit zur Verfügung.
  • Bei einem Beispiel, welches keinen Teil der vorliegenden Erfindung darstellt, kann die hitzebeständige bzw. feuerfeste Metallsilizidschicht 34 nicht abgelagert werden, in einem solchen Fall muß die hitzebeständige bzw. feuerfeste Metallschicht 30 einer thermischen bzw. Wärmebehandlung unterzogen werden, bevor die Sperrschicht 32 abgelagert wird, wie z. B. ein schnelles thermisches Glühen oder eine schnelle thermische Verarbeitung oder durch ein Ofenaufschmelzen bzw. -Rückfließen (furnace reflow). Das Titan wird in einer Stickstoffumgebung geglüht durch schnelles thermisches Glühen (RTA = Rapid Thermal Annealing) oder Ofenglühen, wobei der Wafer gleichförmig erhitzt wird. Das Titan wird zu Titannitrid umgewandelt, außer dort, wo es mit dem darunterliegenden Source-/Drainbereich 24 reagiert, um Titandisilizid auszubilden.
  • Die Verwendung des RTA-Verfahrens, um Titandisilizid auszubilden, verringert den Kontaktwiderstand. Das Zufügen von Titannitrid als eine Sperrschicht 32 nach dem RTA-Verfahren erhöht die gesamte Dicke des Titannitrids und sorgt für eine bessere Leitfähigkeit. Die zusätzliche Sperrschicht verhindert weiter das Ausdiffundieren von Dotierungsstoffen. Weil das RTA-Verfahren Titan zu Titannitrid umwandelt, ist das Hinzufügen der Sperrschicht 32 nicht notwendig. In diesem Fall kann eine hitzebeständige bzw. feuerfeste Metallsilizidschicht 34, wie z. B. Tantalsilizid, über der hitzebeständigen bzw. feuerfesten Metallschicht ausgebildet werden, nach dem RTA-Verfahren, um die Oxidation der darunterliegenden Schicht zu verhindern.
  • Bezugnehmend auf Fig. 4 ist eine alternative Ausführungsform der vorliegenden Erfindung gezeigt. Ein integriertes Schaltkreisbauelement muß in einem Halbleitersubstrat 40 ausgebildet werden. Der Feldoxidbereich 42 wird verwendet, um die aktiven Bereiche des Bauelements zu trennen. Die leitfähige Struktur 43 eines Feldeffekttransistors wird ausgebildet und umfaßt eine Gateelektrode 44 und ein dünnes Gateoxid 46. Die leitfähige Struktur 49 eines Feldeffekttransistors umfaßt eine Gateelektrode 50 und ein dünnes Gateoxid 52.
  • Leicht dotierte Drainbereiche 45 und 51 und Source-/Drainbereiche 48 und 54 werden ausgebildet. Leicht dotierte Drainbereiche 45 und 51 werden festgelegt bzw. definiert unter Verwendung von Oxidseitenwandabstandsstücken 47 und 53, wie im Stand der Technik bekannt.
  • Zum Zweck der Veranschaulichung der alternativen Ausführungsform wird angenommen, daß ein lokaler Verbindungsleiter zwischen dem Source-/Drainbereich 48 und dem Source-/Drainbereich 54 ausgebildet werden soll. Die Source-/Drainbereiche 48 und 54 sind von einem unterschiedlichen Leitfähigkeitstyp. Wenn Source/Drain 48 vom N-Typ ist, dann ist der Source-/Drainbereich 54 vom P-Typ und anders herum.
  • Eine isolierende Oxidschicht 56 ist über dem integrierten Schaltkreisbauelement abgelagert. Die Oxidschicht 56 wiederum kann z. B. bis zu einer Tiefe von ungefähr 1000 Angström abgelagert werden. Die Oxidschicht 56 wird gemustert und geätzt, um die in Fig. 4 gezeigte Form zu definieren, welche ausgewählte Bereiche freilegt, welche mit der lokalen Verbindung verbunden werden sollen.
  • Bezugnehmend auf Fig. 5 wird eine hitzebeständige bzw. feuerfeste Metallschicht 58, wie z. B. Titan, durch Verfahren abgelagert, welche im Stand der Technik bekannt sind, über dem integrierten Schaltkreis. Eine Sperrschicht 60, wie z. B. Titannitrid wird über der hitzebeständigen bzw. feuerfesten Metallschicht 58 abgelagert. Eine hitzebeständige bzw. feuerfeste Metallsilizidschicht 62, wie z. B. Tantalsilizid, wird wieder vorzugsweise als nächstes über der Sperrschicht 60 abgelagert. Eine Photoresistschicht 64 wird dann auf den integrierten Schaltkreis aufgeschleudert, gemustert und entwickelt.
  • Bezugnehmend auf Fig. 6 werden die Schichten 58, 60 und 62 geätzt, um einen lokalen Verbindungsleiter zwischen dem Source-/Drainbereich 48 und dem Source-/Drainbereich 54 zu definieren. Eine hitzebeständige bzw. feuerfeste Metallschicht 58 schafft wieder einen guten Kontaktwiderstand an beide, die Source-/Drainbereiche 48 und 54. Die Schicht 58 wird teilweise oder gesamt verwendet bzw. aufgebraucht, um ein Silizid während der nachfolgenden Schritte auszubilden. Die Sperrschicht 60 verhindert eine Dotierungsmittel-Zwischendiffusion zwischen den verbundenen aktiven Flächen bzw. Bereichen 48 und 54. Die hitzebeständige bzw. feuerfeste Metallsilizidschicht 62 schützt die Sperrschicht 60 vor dem Oxidieren und liefert bzw. erzeugt einen geringen Widerstand für eine verbesserte Bauelementleistungsfähigkeit. Wie oben unter Bezugnahme auf ein Beispiel beschrieben, welches auch keinen Bestandteil der vorliegenden Erfindung bildet, muß die hitzebeständige bzw. feuerfeste Metallschicht 58 einer thermischen bzw. Wärmebehandlung unterzögen werden, bevor die Sperrschicht 60 abgelagert wird, wenn die hitzebeständige bzw. feuerfeste Metallsilizidschicht 62 nicht abgelagert wird. Dieses Verfahren beim Herstellen einer lokalen Verbindung kann auch verwendet werden, um die Gateelektrodenbereiche von zwei leitfähigen Strukturen zu verbinden.
  • Die gezeigte lokale Verbindung erzeugt einen niedrigen Kontaktwiderstand zu des Source-/Drainbereichen und verringert den Schichtwiderstand. Die Verbindung verhindert weiter die Zwischendiffusion von Dotierungsstoffen zwischen P- und N-Typ- Dotierungsstoffen und bewirkt nur eine kleine Menge von ernsteren bzw. größeren Topographieveränderungen durch Ablagerung einer dünnen hitzebeständigen bzw. feuerfesten Metallschicht.
  • Wie von den Fachleuten erkannt werden wird, können die oben beschriebenen Verfahrensschritte bei fast jedem herkömmlichen Verfahrensablauf verwendet werden. Während die Erfindung insbesondere unter Bezugnahme auf eine bevorzugte Ausführungsform gezeigt und beschrieben wurde, wird von den Fachleuten verstanden werden, daß verschiedene Veränderungen hinsichtlich der Gestalt und der Einzelheiten darin durchgeführt werden können, ohne von dem Schutzbereich der beiliegenden Ansprüche abzuweichen.

Claims (12)

1. Verfahren zum Ausbilden einer lokalen Verbindung in einem integrierten Schaltkreisbauelement mit den Schritten:
Ausbilden von ersten (24, 48) und zweiten (17, 54) leitfähigen Strukturen auf einem Substrat;
Ausbilden einer isolierenden Schicht (26) auf bzw. über dem Substrat und den ersten und zweiten leitfähigen Strukturen;
Entfernen eines Bereichs der isolierenden Schicht (28), um Bereiche der ersten (24, 48) und zweiten (17, 54) leitfähigen Strukturen freizulegen;
Ausbilden einer hitzebeständigen bzw. feuerfesten Metallschicht (30, 58) auf bzw. über der isolierenden Schicht und den freigelegten Bereichen der ersten und zweiten leitfähigen Strukturen;
Glühen bzw. Härten der hitzebeständigen Metallschicht (30, 58) in einer Umgebungsatmosphäre aus Stickstoff, um ein hitzebeständiges Metallsilizid auf den freiliegenden Bereichen der ersten und zweiten leitfähigen Strukturen auszubilden, und sonst bzw. woanders von hitzebeständigem Metallnitrid;
Ablagern einer weiteren Schicht aus hitzebeständigem Metallsilizid (34, 62) über bzw. auf der hitzebeständigen Metallnitridschicht, wobei das weitere Silizid in Kontakt mit dem hitzebeständigen Metallnitrid ist; und
Mustern und Ätzen der Nitrid- und abgelagerten Silizidschichten, um eine lokale Verbindung zwischen den ersten (24, 48) und zweiten (17, 54) leitfähigen Strukturen auszubilden.
2. Verfahren nach Anspruch 1, wobei die hitzebeständige Metallschicht (30, 58) Titan enthält.
3. Verfahren nach Anspruch 1 oder 2, wobei das hitzebeständige Metallsilizid (34, 62) Tantalsilizid enthält.
4. Verfahren nach einem der vorangehenden Ansprüche, wobei die ersten (24, 48) und zweiten (17, 54) leitfähigen Strukturen Source-/Drainbereiche (48, 54) aufweisen.
5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste leitfähige Struktur (24, 48) einen Source-/Drainbereich (24) aufweist und die zweite leitfähige Struktur (17, 54) eine Gateelektrode (17) aufweist.
6. Verbindungsstruktur, bestehend aus einem Bereich eines integrierten Halbleiterschaltkreises, mit:
einem Substrat;
einer ersten (24, 48) und einer zweiten (17, 54) leitfähigen Struktur, welche über dem integrierten Schaltkreis abgelagert ist und durch eine isolierende Schicht (28) getrennt ist;
einer hitzebeständigen Metallnitridschicht (30, 58), welche über einem Bereich der isolierenden Schicht (28) abgelagert ist, und ausgewählte Bereiche der ersten (24, 48) und zweiten (17, 54) leitfähigen Strukturen kontaktiert; und
einer oberen hitzebeständigen Metallsilizidschicht (34, 62), welche auf bzw. über der Nitridschicht (32, 60) abgelagert ist, wobei das Silizid in Kontakt mit dem hitzebeständigen Metallnitrid steht.
7. Struktur nach Anspruch 6, weiter aufweisend untere hitzebeständige Metallsilizidbereiche innerhalb der ersten und zweiten leitfähigen Strukturen, wo diese in Kontakt mit der hitzebeständigen Metallnitridschicht sind.
8. Struktur nach Anspruch 6 oder 7, wobei das hitzebeständige Metallnitrid (30, 58) Titannitrid enthält.
9. Struktur nach einem der Ansprüche 6 bis 8, wobei die obere hitzebeständige Metallsilizidschicht (34, 62) Tantalsilizid enthält.
10. Struktur nach einem der Ansprüche 6 bis 9, wobei die unteren hitzebeständigen Metallsilizidbereiche Titansilizid enthalten.
11. Struktur nach einem der Ansprüche 6 bis 10, wobei die ersten (24, 48) und die zweiten (17, 54) leitfähigen Strukturen Source-/Drainbereiche (48, 54) aufweisen.
12. Struktur nach einem der Ansprüche 6 bis 10, wobei die erste leitfähige Struktur (24, 48) einen Source-/Drainbereich (24) aufweist und die zweite leitfähige Struktur (48, 54) eine Gateelektrode (48) aufweist.
DE69226987T 1991-05-03 1992-05-01 Lokalverbindungen für integrierte Schaltungen Expired - Fee Related DE69226987T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69558391A 1991-05-03 1991-05-03

Publications (2)

Publication Number Publication Date
DE69226987D1 DE69226987D1 (de) 1998-10-22
DE69226987T2 true DE69226987T2 (de) 1999-02-18

Family

ID=24793607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69226987T Expired - Fee Related DE69226987T2 (de) 1991-05-03 1992-05-01 Lokalverbindungen für integrierte Schaltungen

Country Status (4)

Country Link
US (2) US5319245A (de)
EP (1) EP0517368B1 (de)
JP (1) JPH05152246A (de)
DE (1) DE69226987T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219361A1 (de) * 2002-04-30 2003-11-20 Advanced Micro Devices Inc Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69430461T2 (de) * 1993-01-12 2002-11-14 Texas Instruments Inc., Dallas Neue Verbindungstechnik in bedeckten TiSi2/TiN
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
JP3396286B2 (ja) * 1994-02-28 2003-04-14 三菱電機株式会社 半導体集積回路装置およびその製造方法
JPH07263544A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 半導体装置及びその製造方法
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
KR100240615B1 (ko) * 1997-03-13 2000-01-15 김영환 반도체장치의제조방법
JP3567081B2 (ja) * 1997-05-30 2004-09-15 ルーセント テクノロジーズ インコーポレーテッド Ｓｒａｍデバイスおよびその製造方法
US5807779A (en) * 1997-07-30 1998-09-15 Taiwan Semiconductor Manufacturing Company Ltd. Method of making tungsten local interconnect using a silicon nitride capped self-aligned contact process
US6153933A (en) * 1997-09-05 2000-11-28 Advanced Micro Devices, Inc. Elimination of residual materials in a multiple-layer interconnect structure
US6114235A (en) * 1997-09-05 2000-09-05 Advanced Micro Devices, Inc. Multipurpose cap layer dielectric
US6060328A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. Methods and arrangements for determining an endpoint for an in-situ local interconnect etching process
US6060404A (en) * 1997-09-05 2000-05-09 Advanced Micro Devices, Inc. In-situ deposition of stop layer and dielectric layer during formation of local interconnects
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6403458B2 (en) 1998-04-03 2002-06-11 Micron Technology, Inc. Method for fabricating local interconnect structure for integrated circuit devices, source structures
US6100185A (en) * 1998-08-14 2000-08-08 Micron Technology, Inc. Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
US6365507B1 (en) 1999-03-01 2002-04-02 Micron Technology, Inc. Method of forming integrated circuitry
US6524951B2 (en) 1999-03-01 2003-02-25 Micron Technology, Inc. Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
US6372668B2 (en) 2000-01-18 2002-04-16 Advanced Micro Devices, Inc. Method of forming silicon oxynitride films
WO2001068547A1 (en) 2000-03-14 2001-09-20 James Hardie Research Pty Limited Fiber cement building materials with low density additives
US6812529B2 (en) * 2001-03-15 2004-11-02 Micron Technology, Inc. Suppression of cross diffusion and gate depletion
US6576544B1 (en) * 2001-09-28 2003-06-10 Lsi Logic Corporation Local interconnect
US7993570B2 (en) 2002-10-07 2011-08-09 James Hardie Technology Limited Durable medium-density fibre cement composite
US7998571B2 (en) 2004-07-09 2011-08-16 James Hardie Technology Limited Composite cement article incorporating a powder coating and methods of making same
US8993462B2 (en) 2006-04-12 2015-03-31 James Hardie Technology Limited Surface sealed reinforced building element
US8209927B2 (en) 2007-12-20 2012-07-03 James Hardie Technology Limited Structural fiber cement building materials

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPH0666427B2 (ja) * 1983-09-16 1994-08-24 セイコーエプソン株式会社 Ｍｏｓ型半導体集積回路装置の製造方法
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4677735A (en) * 1984-05-24 1987-07-07 Texas Instruments Incorporated Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer
US4873204A (en) * 1984-06-15 1989-10-10 Hewlett-Packard Company Method for making silicide interconnection structures for integrated circuit devices
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4933742A (en) * 1985-03-22 1990-06-12 General Electric Company Metallization contact system for large scale integrated circuits
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
EP0209654B1 (de) * 1985-05-13 1994-12-14 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Verbindungselektroden
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
EP0704883A3 (de) * 1988-02-11 1997-07-09 Sgs Thomson Microelectronics Schwerschmelzende Metallsilicid-Verkapselung zum Schutz mehrlagiger Policide
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5190893A (en) * 1991-04-01 1993-03-02 Motorola Inc. Process for fabricating a local interconnect structure in a semiconductor device
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219361A1 (de) * 2002-04-30 2003-11-20 Advanced Micro Devices Inc Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
DE10219361B4 (de) * 2002-04-30 2008-04-30 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements

Also Published As

Publication number Publication date
US5391520A (en) 1995-02-21
EP0517368A2 (de) 1992-12-09
EP0517368A3 (en) 1993-06-02
EP0517368B1 (de) 1998-09-16
DE69226987D1 (de) 1998-10-22
US5319245A (en) 1994-06-07
JPH05152246A (ja) 1993-06-18

Similar Documents

Publication Publication Date Title
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
DE69226098T2 (de) Lokale Kontaktverbindungen für integrierte Schaltungen
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit &#39;local interconnects&#39;
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE19728140A1 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE69317012T2 (de) Herstellungsverfahren einer Verbindungsstruktur in einer integrierten Schaltung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69230514T2 (de) Verfahren zur Herstellung eines vergrabenen Kontaktes aus Polysilizium

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee