KR920013670A - 반도체 장치의 소자분리방법 - Google Patents

반도체 장치의 소자분리방법 Download PDF

Info

Publication number
KR920013670A
KR920013670A KR1019900021503A KR900021503A KR920013670A KR 920013670 A KR920013670 A KR 920013670A KR 1019900021503 A KR1019900021503 A KR 1019900021503A KR 900021503 A KR900021503 A KR 900021503A KR 920013670 A KR920013670 A KR 920013670A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
oxide film
forming
spacer
Prior art date
Application number
KR1019900021503A
Other languages
English (en)
Other versions
KR930010987B1 (ko
Inventor
김병렬
반천수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900021503A priority Critical patent/KR930010987B1/ko
Priority to JP3054600A priority patent/JPH0815182B2/ja
Priority to US07/674,239 priority patent/US5137843A/en
Publication of KR920013670A publication Critical patent/KR920013670A/ko
Application granted granted Critical
Publication of KR930010987B1 publication Critical patent/KR930010987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음

Description

반도체 장치의 소자분리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 따른 소자분리 영역의 형성공정을 도시한 일 실시예의 공정 순서도.

Claims (7)

  1. 반도체 기판상에 제1질화 실리콘막, 산화막 및 제2질화 실리콘막을 순차적으로 형성한 후 소자분리영역을 한정하기 위하여 개구부를 형성하는 공정; 상기 개구부 가장자리에 스페이서를 형성한 후 상기 스페이서를 마스크로 사용하여 반도체기판에 불순물을 이온 주입하는 공정; 상기 제1질화 실리콘막의 노출된 부분을 제거한 다음 상기 스페이서를 제거하는 공정; 상기 스페이서의 제거 공정이후 필드산화막을 성장 시키고, 상기 제2질화 실리콘막, 산화막 및 제1질화 실리콘막을 순차적으로 제거하는 공정을 구비하여서 된 것을 특징으로 하는 반도체 장치의 소자분리방법.
  2. 반도체 기판상에 제1질화 실리콘막, 산화막 및 제2질화 실리콘막을 순차적으로 형성한 후 소자분리영역을 한정하기 위하여 개구부를 형성하는 공정; 상기 개구부 가장자리에 스페이서를 형성한 후 상기 스페이서 사이의 노출된 상기 제1질화 실리콘막 및 반도체 기판의 일부를 식각한 다음 상기 스페이서를 마스크로 사용하여 불순물을 이온 주입하는 공정; 상기 스페이서를 제거하는 공정; 상기 스페이서의 제거공정 이후 필드산화막을 성장 시키고 상기 제2질화 실리콘막, 산화막 및 제1질화 실리콘막을 순차적으로 제거하는 공정을 구비하여 된 것을 특징으로 하는 반도체 장치의 소자분리방법.
  3. 반도체 기판상에 제1질화 실리콘막, 산화막, 및 제2질화 실리콘막을 순차적으로 형성한 후 소자분리 영역을 한정하기 위하여 개구부를 제1영역 및 제2영역상에 형성하는 공정; 상기 개구부 가장자리에 스페이서를 형성한후 상기 스페이서를 마스크로 사용하여 제1불순물을 이온 주입하는 공정; 상기 이온주입 공정이후 상기 스페이서사이의 노출된 상기 제1질화 실리콘막을 제거한 후 제1영역상의 소자분리 영역을 제외한 부분에 포토 레지스트를 도포한 후 제1영역 상의 노출된 반도체 기판의 일부를 제거한 다음 제2불순물을 이온 주입하는 공정; 상기 포토레지스트 및 스페이서를 순차적으로 제거한 다음 필드산화막을 성장시키고, 상기 제2질화 실리콘막, 산화막 및 제1질화 실리콘막을 순차적으로 제거하는 공정을 구비하여서 된 것을 특징으로 하는 셀 어레이부를 위한 제1영역과 주변회로부를 위한 제2영역을 가진 반도체 장치의 소자분리 방법.
  4. 제1항, 제2항 및 제3항중 어느 한항에 있어서, 상기 개구부는 상기 제2질화 실리콘막 및 산화막의 일부까지 식각하여 형성하는 것을 특징으로 하는 반도체 장치의 소자분리 방법.
  5. 제1항, 제2항 및 제3항중 어느 한항에 있어서, 상기 스페이서는 산화막으로 형성함을 특징으로 하는 반도체방치의 소자분리 방법.
  6. 제5항에 있어서, 상기 스페이서는 상기 제2질화 실리콘막 및 개구부위에 산화막을 형성시킨후 건식식각법으로 이방성 식각하여 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  7. 제1항, 제2항 및 제3항중 어느 한 항에 있어서, 상기 개구부를 형성하는 공정은 반도체 기판상에 제1질화실리콘막, 제1산화막, 제2질화 실리콘막 및 제2산화막을 순차적으로 형성한 후 소자분리영역을 한정하기 위하여 개구부를 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021503A 1990-12-22 1990-12-22 반도체 장치의 소자분리방법 KR930010987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900021503A KR930010987B1 (ko) 1990-12-22 1990-12-22 반도체 장치의 소자분리방법
JP3054600A JPH0815182B2 (ja) 1990-12-22 1991-03-19 半導体装置の素子分離方法
US07/674,239 US5137843A (en) 1990-12-22 1991-03-25 Isolation method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021503A KR930010987B1 (ko) 1990-12-22 1990-12-22 반도체 장치의 소자분리방법

Publications (2)

Publication Number Publication Date
KR920013670A true KR920013670A (ko) 1992-07-29
KR930010987B1 KR930010987B1 (ko) 1993-11-18

Family

ID=19308224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021503A KR930010987B1 (ko) 1990-12-22 1990-12-22 반도체 장치의 소자분리방법

Country Status (3)

Country Link
US (1) US5137843A (ko)
JP (1) JPH0815182B2 (ko)
KR (1) KR930010987B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337073B1 (ko) * 1994-10-04 2002-11-23 주식회사 하이닉스반도체 반도체소자간의격리방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358894A (en) * 1992-02-06 1994-10-25 Micron Technology, Inc. Oxidation enhancement in narrow masked field regions of a semiconductor wafer
US5236862A (en) * 1992-12-03 1993-08-17 Motorola, Inc. Method of forming oxide isolation
JPH06216120A (ja) * 1992-12-03 1994-08-05 Motorola Inc 集積回路の電気的分離構造の形成方法
US5254495A (en) * 1993-05-07 1993-10-19 United Microelectronics Corporation Salicide recessed local oxidation of silicon
KR960006975B1 (ko) * 1993-05-21 1996-05-25 현대전자산업주식회사 반도체 소자의 필드 산화막 형성 방법
KR960006976B1 (ko) * 1993-05-21 1996-05-25 현대전자산업주식회사 반도체 소자의 필드 산화막 제조 방법
KR960011861B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체장치의 소자 분리 방법
EP0638927A1 (en) * 1993-08-13 1995-02-15 AT&T Corp. Method for manufacturing a field oxide region
US5308787A (en) * 1993-10-22 1994-05-03 United Microelectronics Corporation Uniform field oxidation for locos isolation
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
JPH0817813A (ja) * 1994-06-24 1996-01-19 Nec Corp 半導体装置の製造方法
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
US5972773A (en) * 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
US5894059A (en) * 1997-05-30 1999-04-13 Chartered Semiconductor Manufacturing Company Ltd. Dislocation free local oxidation of silicon with suppression of narrow space field oxide thinning effect
KR100525300B1 (ko) * 2003-12-23 2005-11-02 동부아남반도체 주식회사 소자분리막 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH204H (en) * 1984-11-29 1987-02-03 At&T Bell Laboratories Method for implanting the sidewalls of isolation trenches
JPS63253640A (ja) * 1987-04-10 1988-10-20 Toshiba Corp 半導体装置の製造方法
JPS63300526A (ja) * 1987-05-29 1988-12-07 Sony Corp 半導体装置の製造方法
US4820654A (en) * 1987-12-09 1989-04-11 Ncr Corporation Isolation of regions in a CMOS structure using selective epitaxial growth
JPH0210729A (ja) * 1988-06-29 1990-01-16 Kawasaki Steel Corp フィールド絶縁膜の形成方法
JPH02117150A (ja) * 1988-10-27 1990-05-01 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337073B1 (ko) * 1994-10-04 2002-11-23 주식회사 하이닉스반도체 반도체소자간의격리방법

Also Published As

Publication number Publication date
US5137843A (en) 1992-08-11
KR930010987B1 (ko) 1993-11-18
JPH0815182B2 (ja) 1996-02-14
JPH06318634A (ja) 1994-11-15

Similar Documents

Publication Publication Date Title
KR920013670A (ko) 반도체 장치의 소자분리방법
KR920005296A (ko) 반도체 소자분리 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR920010917A (ko) 트랜치를 이용한 스택커패시터의 제조방법
KR960005936A (ko) 반도체 소자의 필드산화막 형성방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR960026937A (ko) 반도체 소자 제조방법
KR920015602A (ko) 모스소자의 격리 방법
KR910001936A (ko) 반도체 장치의 소자 분리방법
KR970054465A (ko) 반도체 소자 및 그 제조 방법
KR970054111A (ko) 반도체소자의 제조방법
KR910016102A (ko) 개량 locos 제조 방법
KR950009980A (ko) 반도체 소자의 소오스/드레인 영역 형성방법
KR920010752A (ko) 반도체 소자의 격리막 형성방법
KR950021362A (ko) 반도체 소자 격리방법
KR960012426A (ko) 소자분리막 형성방법
KR960005841A (ko) 반도체 소자의 필드 산화막 형성방법
KR970053917A (ko) 반도체 소자의 웰 형성방법
KR960026559A (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR920003467A (ko) 필드산화막 형성방법
KR960026545A (ko) 반도체 소자의 소자분리막 형성방법
KR930001405A (ko) 소자 분리 방법
KR960002747A (ko) 반도체 소자의 소자 분리막 제조방법
KR890002991A (ko) 씨모오스 반도체장치의 제조방법
KR940022744A (ko) 이온 주입에 의한 게이트 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 17

EXPY Expiration of term