JPH02117150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02117150A JPH02117150A JP27221888A JP27221888A JPH02117150A JP H02117150 A JPH02117150 A JP H02117150A JP 27221888 A JP27221888 A JP 27221888A JP 27221888 A JP27221888 A JP 27221888A JP H02117150 A JPH02117150 A JP H02117150A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 150000002500 ions Chemical class 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 abstract 1
- 230000008025 crystallization Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に素子分離領
域形成工程を含む半導体装置の製造方法に関する。
域形成工程を含む半導体装置の製造方法に関する。
第２図（ａ）、（ｂ）は従来の半導体装置の素子分離領
域の形成方法を説明するための工程順に示した断面図で
ある。
域の形成方法を説明するための工程順に示した断面図で
ある。
まず、第２図（ａ）に示すように、シリコン基板１の表
面にシリコン酸化膜２、シリコン窒化膜３を積層し、ホ
トリソグラフィ技術でシリコン窒化膜３を選択エツチン
グし、このシリコン窒化膜３をマスクとしてシリコン基
板１と同導電型のイオン８を注入してイオン注入層９を
形成する。
面にシリコン酸化膜２、シリコン窒化膜３を積層し、ホ
トリソグラフィ技術でシリコン窒化膜３を選択エツチン
グし、このシリコン窒化膜３をマスクとしてシリコン基
板１と同導電型のイオン８を注入してイオン注入層９を
形成する。
次に、第２図＜ｂ＞に示すように、熱酸化してフィール
ド酸化膜１ｏを形成すると同時にイオン注入層９の結晶
回復を行い、チャネルストッパー１１を形成する。シリ
コン窒化膜３、シリコン酸化膜２を除去し、配線拡散層
１２を形成する。
ド酸化膜１ｏを形成すると同時にイオン注入層９の結晶
回復を行い、チャネルストッパー１１を形成する。シリ
コン窒化膜３、シリコン酸化膜２を除去し、配線拡散層
１２を形成する。
このように、フィールド酸化膜１０のみをマスクとして
配線拡散層１２を形成すると、配線拡散層１２とチャネ
ルストッパー１１とが位置１３でぶつかる構造になる。
配線拡散層１２を形成すると、配線拡散層１２とチャネ
ルストッパー１１とが位置１３でぶつかる構造になる。
上述した従来の素子分離方法では、配線拡散層２が高濃
度のチャネルストッパー１１とぶつかっている為、配線
拡散層１２の側面容量が増加する。従って、配線拡散層
容量が大きくなり、ＭＯＳトランジスタで駆動する負荷
が重（なるので、回路特性、特にアクセス時間が遅くな
るという欠点がある。高速デバイスではその効果がより
顕著に現れてきている。
度のチャネルストッパー１１とぶつかっている為、配線
拡散層１２の側面容量が増加する。従って、配線拡散層
容量が大きくなり、ＭＯＳトランジスタで駆動する負荷
が重（なるので、回路特性、特にアクセス時間が遅くな
るという欠点がある。高速デバイスではその効果がより
顕著に現れてきている。
本発明の半導体装置の製造方法は、半導体基板上に第１
のシリコン酸化膜、シリコン窒化膜、第２のシリコン酸
化膜を順次堆積する工程と、ホトリソクラクイ法により
素子分離領域を形成しようとする領域の前記第２のシリ
コン膜、シリコン窒化膜を順次エツチングして開口部を
形成する工程と、第３のシリコン酸化膜を全面に被着し
異方性エツチングすることにより前記開口部端に前記第
３のシリコン酸化膜のサイドウオールを形成する工程と
、チャネルストッパー形成用の不純物をイオン注入する
工程と、エツチングにより前記サイドウオール及び第２
のシリコン酸化膜を除去する工程と、前記シリコン窒化
膜を耐酸化性マスクとして熱酸化して素子分離絶縁膜を
形成する工程とを含んで構成される。
のシリコン酸化膜、シリコン窒化膜、第２のシリコン酸
化膜を順次堆積する工程と、ホトリソクラクイ法により
素子分離領域を形成しようとする領域の前記第２のシリ
コン膜、シリコン窒化膜を順次エツチングして開口部を
形成する工程と、第３のシリコン酸化膜を全面に被着し
異方性エツチングすることにより前記開口部端に前記第
３のシリコン酸化膜のサイドウオールを形成する工程と
、チャネルストッパー形成用の不純物をイオン注入する
工程と、エツチングにより前記サイドウオール及び第２
のシリコン酸化膜を除去する工程と、前記シリコン窒化
膜を耐酸化性マスクとして熱酸化して素子分離絶縁膜を
形成する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。
めの工程順に示した断面図である。
まず、第１図（ａ）に示すように、Ｐ型シリコン基板ｌ
を９００ ’Ｃで熱酸化して第１のシリコン酸化［２を
約４０ｎｍの厚さに形成し、その上にＣＶＤ法によりシ
リコン窒化膜３を２００ ｎｍの厚さに、第２のシリコ
ン酸化Ｍ４を２００〜５００ｎｍの厚さに形成する。
を９００ ’Ｃで熱酸化して第１のシリコン酸化［２を
約４０ｎｍの厚さに形成し、その上にＣＶＤ法によりシ
リコン窒化膜３を２００ ｎｍの厚さに、第２のシリコ
ン酸化Ｍ４を２００〜５００ｎｍの厚さに形成する。
次に、第１図（ｂ）に示すように、ホトレジスト５のマ
スクを用いて素子分離領域の第２のシリコン酸化膜４、
シリコン窒化膜３を順次ウェットエツチングあるいはド
ライエツチングにより選択除去する。
スクを用いて素子分離領域の第２のシリコン酸化膜４、
シリコン窒化膜３を順次ウェットエツチングあるいはド
ライエツチングにより選択除去する。
次に、第１図（Ｃ）に示すように、全面に第３のシリコ
ン酸化膜６をＣＶＤ法により３００〜７００ｎｍの厚さ
に形成する。
ン酸化膜６をＣＶＤ法により３００〜７００ｎｍの厚さ
に形成する。
次に、第１図（ｄ）に示すように、異方性エツチングに
より全面エツチングして第２のシリコン酸化膜６による
サイドウオール７を形成する。そしてチャネルストッパ
ー形成用のイオン（例えばホウ素）８を加速エネルギー
５０ｋｅＶ、ドーズｕ Ｉ Ｘ １０ ”ｃｍ−２で注
入してイオン注入層９を形成する。この時、サイドウオ
ール７の幅は第３のシリコン酸化膜６の膜厚によりほぼ
決定されるがシリコン窒化膜３と第２のシリコン酸化膜
４との段差にも関係する。段差が小さい場合、例えば段
差が約２００ｎｍの時に第３のシリコン酸化膜６を約６
００ ｎｍと３倍も形成すると段部での第３のシリコン
酸化膜６の形状がなだらかになってしまい、サイドウオ
ール７の幅が正確に制御出来なくなる。一般には、段差
は第３のシリコン酸化膜６の膜厚と同程度か段差の方が
大きいことが望ましい。このサイドウオール７を設けた
為チャネルストッパー形成用イオン８はサイドウオール
７の分だけ内側にしか入いらない。
より全面エツチングして第２のシリコン酸化膜６による
サイドウオール７を形成する。そしてチャネルストッパ
ー形成用のイオン（例えばホウ素）８を加速エネルギー
５０ｋｅＶ、ドーズｕ Ｉ Ｘ １０ ”ｃｍ−２で注
入してイオン注入層９を形成する。この時、サイドウオ
ール７の幅は第３のシリコン酸化膜６の膜厚によりほぼ
決定されるがシリコン窒化膜３と第２のシリコン酸化膜
４との段差にも関係する。段差が小さい場合、例えば段
差が約２００ｎｍの時に第３のシリコン酸化膜６を約６
００ ｎｍと３倍も形成すると段部での第３のシリコン
酸化膜６の形状がなだらかになってしまい、サイドウオ
ール７の幅が正確に制御出来なくなる。一般には、段差
は第３のシリコン酸化膜６の膜厚と同程度か段差の方が
大きいことが望ましい。このサイドウオール７を設けた
為チャネルストッパー形成用イオン８はサイドウオール
７の分だけ内側にしか入いらない。
次に、第１図（ｅ）に示すように、弗酸系ウェットエツ
チングにより第３のシリコン酸化膜６、サイドウオール
７、第１のシリコン酸化膜２を除去する。
チングにより第３のシリコン酸化膜６、サイドウオール
７、第１のシリコン酸化膜２を除去する。
次に、第１図（ｆ＞に示すように、１０００℃で酸化し
てフィールド酸化膜１０を６００〜８００ ｎｍの厚さ
に形成すると共にイオン注入層９の結晶回復を行い、チ
ャネルストッパー１１を形成する。そしてシリコン窒化
膜３を除去して素子分離領域の形成を終了する。このよ
うに、サイドウオール７を設けてイオン注入すると、チ
ャネルストッパ１１はフィールド酸化膜１０の端よりサ
イドウオール７の分だけ内側に形成される。
てフィールド酸化膜１０を６００〜８００ ｎｍの厚さ
に形成すると共にイオン注入層９の結晶回復を行い、チ
ャネルストッパー１１を形成する。そしてシリコン窒化
膜３を除去して素子分離領域の形成を終了する。このよ
うに、サイドウオール７を設けてイオン注入すると、チ
ャネルストッパ１１はフィールド酸化膜１０の端よりサ
イドウオール７の分だけ内側に形成される。
次に、第１図（ｇ）に示すように、シリコン窒化膜３、
シリコン酸化ｗＡ２を除去し、通常の方法で配線拡散層
１２を形成する。配線拡散層１２とチャネルストッパー
１１とは離れて形成される為、配線拡散層１２の配線容
量を軽減される。
シリコン酸化ｗＡ２を除去し、通常の方法で配線拡散層
１２を形成する。配線拡散層１２とチャネルストッパー
１１とは離れて形成される為、配線拡散層１２の配線容
量を軽減される。
上記実施例では、イオン注入のマスクとなるシリコン窒
化膜３とシリコン酸化膜２の開口部と２本の配線層１２
との間に二つのサイドウオール７を設けたが、配線容量
を軽減したい側に一つだけサイドウオールを設けても良
い。
化膜３とシリコン酸化膜２の開口部と２本の配線層１２
との間に二つのサイドウオール７を設けたが、配線容量
を軽減したい側に一つだけサイドウオールを設けても良
い。
以上説明したように、本発明は、素子分離絶縁膜を形成
する領域の端部にシリコン酸化膜によるサイドウオール
を形成した後チャネルストッパー形成用のイオン注入を
行なう事により配線拡散層とチャネルストッパーとが直
接ぶつからないように素子分離領域を形成出来るように
したので、配線拡散層の配線容量を軽減出来る効果があ
る。
する領域の端部にシリコン酸化膜によるサイドウオール
を形成した後チャネルストッパー形成用のイオン注入を
行なう事により配線拡散層とチャネルストッパーとが直
接ぶつからないように素子分離領域を形成出来るように
したので、配線拡散層の配線容量を軽減出来る効果があ
る。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第２図（ａ）、（ｂ）は従
来の半導体装置の素子分離領域の形成方法を説明するた
めの工程順に示した断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・シリコン窒化膜、４・・・シリコン酸化膜、５・・
・ホトレジスト、６・・・シリコン酸化膜、７・・・サ
イドウオール、８・・・イオン、９・・・イオン注入層
、１０山フイールド酸化膜、１１・・・チャネルストッ
パー１２・・・配線拡散層。
めの工程順に示した断面図、第２図（ａ）、（ｂ）は従
来の半導体装置の素子分離領域の形成方法を説明するた
めの工程順に示した断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・シリコン窒化膜、４・・・シリコン酸化膜、５・・
・ホトレジスト、６・・・シリコン酸化膜、７・・・サ
イドウオール、８・・・イオン、９・・・イオン注入層
、１０山フイールド酸化膜、１１・・・チャネルストッ
パー１２・・・配線拡散層。
Claims (1)
- 半導体基板上に第１のシリコン酸化膜、シリコン窒化膜
、第２のシリコン酸化膜を順次堆積する工程と、ホトリ
ソグラフィ法により素子分離領域を形成しようとする領
域の前記第２のシリコン膜、シリコン窒化膜を順次エッ
チングして開口部を形成する工程と、第３のシリコン酸
化膜を全面に被着し異方性エッチングすることにより前
記開口部端に前記第３のシリコン酸化膜のサイドウォー
ルを形成する工程と、チャネルストッパー形成用の不純
物をイオン注入する工程と、エッチングにより前記サイ
ドウォール及び第２のシリコン酸化膜を除去する工程と
、前記シリコン窒化膜を耐酸化性マスクとして熱酸化し
て素子分離絶縁膜を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221888A JPH02117150A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27221888A JPH02117150A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117150A true JPH02117150A (ja) | 1990-05-01 |
Family
ID=17510760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27221888A Pending JPH02117150A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02117150A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4109184A1 (de) * | 1990-11-17 | 1992-05-21 | Samsung Electronics Co Ltd | Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils |
| US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
| JPH05182959A (ja) * | 1990-12-26 | 1993-07-23 | Korea Electron Telecommun | ローカルポリ酸化物を利用した半導体素子隔離方法 |
| KR970053451A (ko) * | 1995-12-27 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| US5686348A (en) * | 1996-08-19 | 1997-11-11 | United Microelectronics Corp. | Process for forming field isolation structure with minimized encroachment effect |
-
1988
- 1988-10-27 JP JP27221888A patent/JPH02117150A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4109184A1 (de) * | 1990-11-17 | 1992-05-21 | Samsung Electronics Co Ltd | Verfahren zum bilden einer feldoxidschicht eines halbleiterbauteils |
| DE4109184C2 (de) * | 1990-11-17 | 1995-12-21 | Samsung Electronics Co Ltd | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils |
| US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
| JPH05182959A (ja) * | 1990-12-26 | 1993-07-23 | Korea Electron Telecommun | ローカルポリ酸化物を利用した半導体素子隔離方法 |
| KR970053451A (ko) * | 1995-12-27 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| US5686348A (en) * | 1996-08-19 | 1997-11-11 | United Microelectronics Corp. | Process for forming field isolation structure with minimized encroachment effect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH02117150A (ja) | 半導体装置の製造方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH08162523A (ja) | 半導体装置及びその製造方法 | |
| JPH0321030A (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| JP2874816B2 (ja) | 半導体装置の製造方法 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH05343419A (ja) | 半導体装置 | |
| JPH04101433A (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPH04106929A (ja) | 半導体装置の製造方法 | |
| JPH05343672A (ja) | 半導体装置 | |
| JPH1041479A (ja) | 半導体メモリセルの製造方法 | |
| JPH0722624A (ja) | 半導体素子およびその製造方法 | |
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPH0480927A (ja) | 半導体装置の製造方法 | |
| JPH1032245A (ja) | 半導体装置の製造方法 |