JPS63253640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63253640A JPS63253640A JP8697787A JP8697787A JPS63253640A JP S63253640 A JPS63253640 A JP S63253640A JP 8697787 A JP8697787 A JP 8697787A JP 8697787 A JP8697787 A JP 8697787A JP S63253640 A JPS63253640 A JP S63253640A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- field
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 25
- 229910052796 boron Inorganic materials 0.000 abstract description 14
- 238000001020 plasma etching Methods 0.000 abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 8
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000116 mitigating effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 14
- 241000293849 Cordylanthus Species 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 210000000496 pancreas Anatomy 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体基板上における素子分離技術に関し、
特に、素子領域に耐酸化性膜を形成し、それ以外の素子
分離領域を選択的に酸化し1分離絶縁膜を形成する半導
体装置の製造方法に関する。
特に、素子領域に耐酸化性膜を形成し、それ以外の素子
分離領域を選択的に酸化し1分離絶縁膜を形成する半導
体装置の製造方法に関する。
(従来の技術)
半導体集積回路の集積度がますます進む中で、先端デバ
イスの素子分離の寸法は、サブミクロン領域に入ってき
ている。サブミクロン素子分離を実現するために従来の
素子分離技術であるLOCO5法を改良した素子分離法
が多数提案されているが、その中で、03ELOII法
という素子分離法が提案されてる。 0.71m まで
の素子分離が可能と予測されている。これは、図2に示
すような工程をとる。
イスの素子分離の寸法は、サブミクロン領域に入ってき
ている。サブミクロン素子分離を実現するために従来の
素子分離技術であるLOCO5法を改良した素子分離法
が多数提案されているが、その中で、03ELOII法
という素子分離法が提案されてる。 0.71m まで
の素子分離が可能と予測されている。これは、図2に示
すような工程をとる。
まず、半導体基板上に薄いシリコン酸化膜2と。
第1の耐酸化性膜であるシリコン窒化膜3を全面に堆積
しくcf、図2−Ca))、素子分離領域の膵2.3を
反応性イオンエツチングにより、除去する5次に、フィ
ールドエッチ部反転防止用のボロンイオン注入4を行な
う(cf、図2−(b))。次に、第2の耐酸化性膜と
しての薄いシリコン窒化膜5と、 0.1虜程度のシリ
コン酸化膜6を全面に、気相成長法等により堆積する(
cf、図2− (c))。
しくcf、図2−Ca))、素子分離領域の膵2.3を
反応性イオンエツチングにより、除去する5次に、フィ
ールドエッチ部反転防止用のボロンイオン注入4を行な
う(cf、図2−(b))。次に、第2の耐酸化性膜と
しての薄いシリコン窒化膜5と、 0.1虜程度のシリ
コン酸化膜6を全面に、気相成長法等により堆積する(
cf、図2− (c))。
次に反応性イオンエツチング等による異方性エツチング
により、第1−の耐酸化性膜3の側壁部だけに、第2の
耐酸化性膜5′をシリコン酸化膜6′を残す。(cf、
図2− (d))。次に反応性イオンエツチングにより
、開口部のシリコン表面に溝7′を形成しフィールド底
部の反転防止用のボロンイオン注入8をする(af、図
2− (e))。
により、第1−の耐酸化性膜3の側壁部だけに、第2の
耐酸化性膜5′をシリコン酸化膜6′を残す。(cf、
図2− (d))。次に反応性イオンエツチングにより
、開口部のシリコン表面に溝7′を形成しフィールド底
部の反転防止用のボロンイオン注入8をする(af、図
2− (e))。
次に、シリコン酸化膜6′をNt(4F等により除去し
くcf、図2−(f))、この形状の耐酸化性膜をマス
クにして、半導体基板1をwet酸化等により選択酸化
し、フィールド酸化膜9′を形成し、素子分離領域の形
成が完成する。
くcf、図2−(f))、この形状の耐酸化性膜をマス
クにして、半導体基板1をwet酸化等により選択酸化
し、フィールド酸化膜9′を形成し、素子分離領域の形
成が完成する。
しかし、この従来技術の場合、サブミクロンの素子分離
の形状は実現されるが図2−(g)に示すような大きな
フィールド酸化膜の段差10が形成されてしまう。例え
ば多結晶シリコン等のさらに上層の材料の加工時に、こ
の大きな段差部で上層材料のエツチング残りが生じて、
配線間ショートの不良をもたらす。また、段差lOの中
央部で、フィールド酸化膜が極端に薄くなっているため
、充分なフィールド反転電圧を維持するためには、フィ
ールド酸化を長時間やらなければならない。そのため、
耐酸化膜下へのフィールド酸化膜の進入(バーズビーク
とよぶ)が増加し、充分狭い素子分離が実現できない、
また、フィールド酸化の長時間の熱工程により、フィー
ルド反転防止用に注入したボロンの再分布が大きくおき
てしまい、素子領域のナロウチャネルのトランジスタの
閾値を高めてしまう(ナロウチャネル効果とよぶ)。さ
らに、半導体基板表面に形成した溝7′の側面と底部の
角度が90°であるため、フィールド酸化時の酸化膜の
成長時に、側面と底部の交点での応力が大きく働き、フ
ィールド酸化後に多数の結晶欠陥が発生する。この結晶
欠陥は、素子領域の接合のリーク特性を大きく劣化させ
てしまう。
の形状は実現されるが図2−(g)に示すような大きな
フィールド酸化膜の段差10が形成されてしまう。例え
ば多結晶シリコン等のさらに上層の材料の加工時に、こ
の大きな段差部で上層材料のエツチング残りが生じて、
配線間ショートの不良をもたらす。また、段差lOの中
央部で、フィールド酸化膜が極端に薄くなっているため
、充分なフィールド反転電圧を維持するためには、フィ
ールド酸化を長時間やらなければならない。そのため、
耐酸化膜下へのフィールド酸化膜の進入(バーズビーク
とよぶ)が増加し、充分狭い素子分離が実現できない、
また、フィールド酸化の長時間の熱工程により、フィー
ルド反転防止用に注入したボロンの再分布が大きくおき
てしまい、素子領域のナロウチャネルのトランジスタの
閾値を高めてしまう(ナロウチャネル効果とよぶ)。さ
らに、半導体基板表面に形成した溝7′の側面と底部の
角度が90°であるため、フィールド酸化時の酸化膜の
成長時に、側面と底部の交点での応力が大きく働き、フ
ィールド酸化後に多数の結晶欠陥が発生する。この結晶
欠陥は、素子領域の接合のリーク特性を大きく劣化させ
てしまう。
(発明が解決しようとする問題点)
以上のように、従来のサブミクロン素子分離技術では、
フィールド酸化膜の段差が発生し、上層の加工が難しく
なること、フィールド酸化を長時間必要で、バーズビー
クが増加すること、反転防止用ボロンの再分布によりナ
ロウチャネル効果が生じること、溝の底部のコーナ一部
分で結晶欠陥が発生することが問題となる。
フィールド酸化膜の段差が発生し、上層の加工が難しく
なること、フィールド酸化を長時間必要で、バーズビー
クが増加すること、反転防止用ボロンの再分布によりナ
ロウチャネル効果が生じること、溝の底部のコーナ一部
分で結晶欠陥が発生することが問題となる。
本発明は、この様な問題を解決した半導体装置の製造方
法を提供することを目的とする。
法を提供することを目的とする。
(問題点を解決するための手段)
上記問題点を解決するため本発明では、シリコン基板表
面の溝をテーパーをつけて形成することを特徴とする。
面の溝をテーパーをつけて形成することを特徴とする。
(作 用)
本発明によれば、フィールド酸化膜の段差を緩和し、上
層の加工を容易にできる。またフィールド酸化時間を短
くすることができバーズビークを抑制し、ナロウチャネ
ル効果を抑制し、より微細な素子分離が可能となる。さ
らに、溝の底部のコーナ一部分で発生する結晶欠陥を抑
制し、接合特性改善することができる。従来法では0.
7pの素子分離が限度であるが、本発明によれば0.5
−以下の素子分離が可能となる。
層の加工を容易にできる。またフィールド酸化時間を短
くすることができバーズビークを抑制し、ナロウチャネ
ル効果を抑制し、より微細な素子分離が可能となる。さ
らに、溝の底部のコーナ一部分で発生する結晶欠陥を抑
制し、接合特性改善することができる。従来法では0.
7pの素子分離が限度であるが、本発明によれば0.5
−以下の素子分離が可能となる。
(実 施 例)
碧」j先魚田−
以下、本発明の一実施例を第1図の工程断面図を用いて
説明する。
説明する。
第1図(a)に示すように、半導体基板1上に薄いシリ
コン酸化′fIA2と、第1の耐酸化性膜であるシリコ
ン窒化膜3を全面に堆積する。次に、第1図(b)に示
す・ように、素子分離領域の膜2及び3を写真蝕刻技術
と反応性イオンエツチングにより除去する。次にフィー
ルドエッチ部反転防止用のボロンイオン注入4を行なう
。次に、第1図(c)に示すように、次に第2の耐酸化
性膜としての薄いシリコン窒化膜5と0.1−程度のシ
リコン酸化膜6を全面に、気相成長法等により堆積する
。次に、第1図(d)に示すように、反応性イオンエツ
チング等による異方性エツチングにより、第1の耐酸化
性膜3の側壁部だけに、第2の耐酸化性膜5′とシリコ
ン酸化膜6′を残す。次に、第1図(e)に示すように
、反応性イオンエツチングにおいて、堆積とエツチング
が同時に起きるエツチング条件テ(例えば、CうやCB
rF、等のハロゲン系ガスを用いて)あるいは、KOF
l等によるウェットエツチングにより、開口部のシリコ
ン表面に、側面にテーパーをつけた溝7を形成する。
コン酸化′fIA2と、第1の耐酸化性膜であるシリコ
ン窒化膜3を全面に堆積する。次に、第1図(b)に示
す・ように、素子分離領域の膜2及び3を写真蝕刻技術
と反応性イオンエツチングにより除去する。次にフィー
ルドエッチ部反転防止用のボロンイオン注入4を行なう
。次に、第1図(c)に示すように、次に第2の耐酸化
性膜としての薄いシリコン窒化膜5と0.1−程度のシ
リコン酸化膜6を全面に、気相成長法等により堆積する
。次に、第1図(d)に示すように、反応性イオンエツ
チング等による異方性エツチングにより、第1の耐酸化
性膜3の側壁部だけに、第2の耐酸化性膜5′とシリコ
ン酸化膜6′を残す。次に、第1図(e)に示すように
、反応性イオンエツチングにおいて、堆積とエツチング
が同時に起きるエツチング条件テ(例えば、CうやCB
rF、等のハロゲン系ガスを用いて)あるいは、KOF
l等によるウェットエツチングにより、開口部のシリコ
ン表面に、側面にテーパーをつけた溝7を形成する。
さらに、フィールド底部の反転防止用のボロンイオン注
入8を打ち込む。次に、第1図(f)に示すように、シ
リコン酸化膜6″をN1(4F等により除去する。そし
て、第1図(g)に示すように、水蒸気雰囲気中等によ
り、フィールド酸化を行なうと。
入8を打ち込む。次に、第1図(f)に示すように、シ
リコン酸化膜6″をN1(4F等により除去する。そし
て、第1図(g)に示すように、水蒸気雰囲気中等によ
り、フィールド酸化を行なうと。
耐酸化性膜3及び5′がマスクになり、素子分離領域が
選択酸化され、平坦なフィールド酸化膜9が形成され、
素子分離領域の形成が完成する。
選択酸化され、平坦なフィールド酸化膜9が形成され、
素子分離領域の形成が完成する。
1・・・シリコン基板
2.6・・・シリコン酸化膜
3.5.5’・・・シリコン窒化膜
4・・・フィールドエッチ反転防止用にイオン注入され
た不純物 7.7′・・・シリコン基板表面に形成された溝8・・
・フィールド底部反転防止用にイオン注入された不純物 9.9′・・・フィールド酸化膜 10・・・フィールド酸化膜の段差 (以上、特許請求の範囲第1項) 簗主食見囲 本発明は、半導体基板上における素子分離技術に関し、
特に、素子領域に耐酸化性膜を形成し、それ以外の素子
分離領域を選択的に酸化し1分離絶縁膜を形成する半導
体装置の製造方法に関する。
た不純物 7.7′・・・シリコン基板表面に形成された溝8・・
・フィールド底部反転防止用にイオン注入された不純物 9.9′・・・フィールド酸化膜 10・・・フィールド酸化膜の段差 (以上、特許請求の範囲第1項) 簗主食見囲 本発明は、半導体基板上における素子分離技術に関し、
特に、素子領域に耐酸化性膜を形成し、それ以外の素子
分離領域を選択的に酸化し1分離絶縁膜を形成する半導
体装置の製造方法に関する。
半導体集積回路の集積度がますます進む中で、先端デバ
イスの素子分離の寸法は、サブミクロン領域に入ってき
ている。サブミクロン素子分離を実現するために従来の
素子分離技術であるLO(:O9法を改良した素子分離
法が多数提案されてしするが。
イスの素子分離の寸法は、サブミクロン領域に入ってき
ている。サブミクロン素子分離を実現するために従来の
素子分離技術であるLO(:O9法を改良した素子分離
法が多数提案されてしするが。
その中で、最も可能性の高い05ELOu法という素子
分離法が提案されてる。0,7trmまでの素子分離が
可能と予測されている。これは、図5に示すような工程
をとる。まず、半導体基板上に薄いシリコン酸化膜2を
、第2の耐酸化性膜であるシリコン窒化膜3を全面に堆
積しCa11図5−(a))、素子分離領域の膜2.3
を反応性イオンエツチングにより、除去する1次に、フ
ィールドエッチ部反転防止用のボロンイオン注入4を行
なうCcf、図5−(b))。次に、第2の耐酸化性膜
としての薄いシリコン窒化膜5と、0.IIjM程度の
シリコン酸化膜6を全面に、気相成長法等により堆積す
る(cf、図5−(c))、次に反応性イオンエツチン
グ等による異方性エツチングにより、第1の耐酸化膜3
の側壁部だけに、第2の耐酸化性膜5′をシリコン酸化
膜6′を残す。(cf、図5−(d))、次に反応性イ
オンエツチングにより、開口部のシリコン表面に溝7を
形成しフィールド底部の反転防止用のボロンイオン注入
8をする(af、図5−(e))。
分離法が提案されてる。0,7trmまでの素子分離が
可能と予測されている。これは、図5に示すような工程
をとる。まず、半導体基板上に薄いシリコン酸化膜2を
、第2の耐酸化性膜であるシリコン窒化膜3を全面に堆
積しCa11図5−(a))、素子分離領域の膜2.3
を反応性イオンエツチングにより、除去する1次に、フ
ィールドエッチ部反転防止用のボロンイオン注入4を行
なうCcf、図5−(b))。次に、第2の耐酸化性膜
としての薄いシリコン窒化膜5と、0.IIjM程度の
シリコン酸化膜6を全面に、気相成長法等により堆積す
る(cf、図5−(c))、次に反応性イオンエツチン
グ等による異方性エツチングにより、第1の耐酸化膜3
の側壁部だけに、第2の耐酸化性膜5′をシリコン酸化
膜6′を残す。(cf、図5−(d))、次に反応性イ
オンエツチングにより、開口部のシリコン表面に溝7を
形成しフィールド底部の反転防止用のボロンイオン注入
8をする(af、図5−(e))。
次に、シリコン酸化膜6′をNH4F等により除去しC
af、図5−(f))、この形状の耐酸化性膜をマスク
にして、半導体基板1をvat酸化等により選択酸化し
、フィールド酸化膜9′を形成し、素子分離領域の形成
が完成する。
af、図5−(f))、この形状の耐酸化性膜をマスク
にして、半導体基板1をvat酸化等により選択酸化し
、フィールド酸化膜9′を形成し、素子分離領域の形成
が完成する。
しかし、この従来技術の場合、サブミクロンの素子分離
の形状は実現されるが図5− (g)に示すような大き
なフィールド酸化膜の段差10が形成されてしまう0例
えば多結晶シリコン等のさらに上層の材料の加工時に、
この大きな段差部で上層材料のエツチング残りが生じて
、配線間ショートの不良をもたらす。また、段差10の
中央部で、フィールド酸化膜が極端に薄くなっているた
め、充分なフィールド反転電圧を維持するためには、フ
ィールド酸化を長時間やらなければならない。そのため
、耐酸化膜下へのフィールド酸化膜の進入(バーズビー
クとよぶ)が増加し、充分狭い素子分離が実現できない
。また、フィールド酸化の長時間の熱工程により、フィ
ールド反転防止用に注入したボロンの再分布が大きくお
きてしまい、素子領域のすロウチャネルのトランジスタ
の閾値を高めてしまう(ナロウチャネル効果とよぶ)。
の形状は実現されるが図5− (g)に示すような大き
なフィールド酸化膜の段差10が形成されてしまう0例
えば多結晶シリコン等のさらに上層の材料の加工時に、
この大きな段差部で上層材料のエツチング残りが生じて
、配線間ショートの不良をもたらす。また、段差10の
中央部で、フィールド酸化膜が極端に薄くなっているた
め、充分なフィールド反転電圧を維持するためには、フ
ィールド酸化を長時間やらなければならない。そのため
、耐酸化膜下へのフィールド酸化膜の進入(バーズビー
クとよぶ)が増加し、充分狭い素子分離が実現できない
。また、フィールド酸化の長時間の熱工程により、フィ
ールド反転防止用に注入したボロンの再分布が大きくお
きてしまい、素子領域のすロウチャネルのトランジスタ
の閾値を高めてしまう(ナロウチャネル効果とよぶ)。
さらに。
素子分離幅がせまくなると、フィールド酸化膜の厚さが
薄くなるという問題がある。 (Field 丁hin
ning効果とよぶ。)これは、フィールド酸化時の酸
化剤の供給が2次元的になることと耐酸化性膜のストレ
スにより、酸化スピードが減少することに。
薄くなるという問題がある。 (Field 丁hin
ning効果とよぶ。)これは、フィールド酸化時の酸
化剤の供給が2次元的になることと耐酸化性膜のストレ
スにより、酸化スピードが減少することに。
原因している。この効果が生じると、集積回路の製造工
程を通ると5分離幅のせまい所でのフィールド酸化膜が
極端に薄くなり、フィールド反転電圧やパンチスルー耐
圧等が所望の値以下になり。
程を通ると5分離幅のせまい所でのフィールド酸化膜が
極端に薄くなり、フィールド反転電圧やパンチスルー耐
圧等が所望の値以下になり。
素子分離の機能をはたさなくなる。
以上のように、従来のサブミクロン素子分離技術では、
フィールド酸化膜の段差が発生し、上層の加工が難しく
なること、フィールド酸化を長時間必要で、バーズビー
クが増加すること、反転防止用ボロンの再分布によりナ
ロウチャネル効果が生じること、 Field Thi
nning効果が発生することが問題となる。
フィールド酸化膜の段差が発生し、上層の加工が難しく
なること、フィールド酸化を長時間必要で、バーズビー
クが増加すること、反転防止用ボロンの再分布によりナ
ロウチャネル効果が生じること、 Field Thi
nning効果が発生することが問題となる。
本発明は、この様な問題を解決した半導体装置の製造方
法を提供することを目的とする。
法を提供することを目的とする。
上記問題点を解決するため本発明では、フィールド酸化
後に酸化膜をつけたして形成することを特徴とする。
後に酸化膜をつけたして形成することを特徴とする。
本発明によれば、フィールド酸化膜の段差を緩和し、上
層の加工を容易にできる6またフィールド酸化時間を短
くすることができバーズビークを抑制し、ナロウチャネ
ル効果を抑制し、より微細な素子分離が可能となる。さ
らに、 Field Tt+inn−ing効果を抑制
することができる。従来法では0.7−の素子分離が限
度であるが、本発明によれば0.57a以下の素子分離
が可能となる。
層の加工を容易にできる6またフィールド酸化時間を短
くすることができバーズビークを抑制し、ナロウチャネ
ル効果を抑制し、より微細な素子分離が可能となる。さ
らに、 Field Tt+inn−ing効果を抑制
することができる。従来法では0.7−の素子分離が限
度であるが、本発明によれば0.57a以下の素子分離
が可能となる。
以下1本発明の一実施例を第3図の工程断面図を用いて
説明する6 第3図(a)に示すように、半導体基板1上に薄いシリ
コン酸化WA2と、第1の耐酸化性膜であるシリコン窒
化膜3を全面に堆積する。次に、第3図(b)に示すよ
うに、素子分離領域の膜2及び3を写真蝕刻技術と反応
性イオンエツチングにょす除去する0次にフィールドエ
ッチ部反転防止用のボロンイオン注入4を行なう0次に
、第3図(c)に示すように1次に第2の耐酸化性膜と
しての薄いシリコン窒化膜5と0.1.程度のシリコン
酸化膜6を全面に、気相成長法等により堆積する0次に
、第3図(d)に示すように、反応性イオンエツチング
等による異方性エツチングにより、第1の耐酸化性膜3
の側壁部だけに、第2の耐酸化性膜5′とシリコン酸化
膜6′を残す0次に、第3図(e)に示すように、反応
性イオンエツチングにより、開口部のシリコン表面に、
溝7を形成する。
説明する6 第3図(a)に示すように、半導体基板1上に薄いシリ
コン酸化WA2と、第1の耐酸化性膜であるシリコン窒
化膜3を全面に堆積する。次に、第3図(b)に示すよ
うに、素子分離領域の膜2及び3を写真蝕刻技術と反応
性イオンエツチングにょす除去する0次にフィールドエ
ッチ部反転防止用のボロンイオン注入4を行なう0次に
、第3図(c)に示すように1次に第2の耐酸化性膜と
しての薄いシリコン窒化膜5と0.1.程度のシリコン
酸化膜6を全面に、気相成長法等により堆積する0次に
、第3図(d)に示すように、反応性イオンエツチング
等による異方性エツチングにより、第1の耐酸化性膜3
の側壁部だけに、第2の耐酸化性膜5′とシリコン酸化
膜6′を残す0次に、第3図(e)に示すように、反応
性イオンエツチングにより、開口部のシリコン表面に、
溝7を形成する。
さらに、フィールド底部の反転防止用のボロンイオン注
入8を打ち込む0次に、第1M(f)に示すように、シ
リコン酸化膜6′をNIf、F等により除去する。そし
て、第3図(g)に示すように、水蒸気雰囲気中等によ
り、フィールド酸化を行なうと。
入8を打ち込む0次に、第1M(f)に示すように、シ
リコン酸化膜6′をNIf、F等により除去する。そし
て、第3図(g)に示すように、水蒸気雰囲気中等によ
り、フィールド酸化を行なうと。
耐酸化性膜3及び5′がマスクになり、素子分離領域が
選択酸化され、フィールド酸化膜9が形成される。
選択酸化され、フィールド酸化膜9が形成される。
次に、第3図(r)に示すように多結晶シリコン111
1を1000人程度全面に堆積する1次に、熱酸化によ
り、多結晶シリコン膜11を全部酸化して、シリコン酸
化膜12を形成する。この時第3図(i)に示すように
、フィールド酸化膜の中央の段差10の段差は吸収され
1表面は平坦になる。さらに第3図(j)に示すように
NH,F等により、酸化膜12をエッチバックして、酸
化膜12′ を残す。これにより素子分離形状が完成
し、平坦な分離形状が実現する。
1を1000人程度全面に堆積する1次に、熱酸化によ
り、多結晶シリコン膜11を全部酸化して、シリコン酸
化膜12を形成する。この時第3図(i)に示すように
、フィールド酸化膜の中央の段差10の段差は吸収され
1表面は平坦になる。さらに第3図(j)に示すように
NH,F等により、酸化膜12をエッチバックして、酸
化膜12′ を残す。これにより素子分離形状が完成
し、平坦な分離形状が実現する。
以下、その他の実施例を第4図の工程段面図を用いて説
明する。
明する。
第3図(h)の工程までのは、上記実施例と同じで、そ
の後、第4図(、)に示すように、反応性イオンエツチ
ングやNH,Fエツチング等により、フィールド酸化膜
の中央の段差部だけに、多結晶シリコン膜11′ を残
す。
の後、第4図(、)に示すように、反応性イオンエツチ
ングやNH,Fエツチング等により、フィールド酸化膜
の中央の段差部だけに、多結晶シリコン膜11′ を残
す。
その後第4図(b)に示すように、熱酸化により多結晶
シリコン膜11’ を全部酸化して、シリコン酸化膜1
2′を形成する。フィールド酸化膜の中央にあった段差
10の段差は吸収され1表面は平坦になる、これにより
、素子分離形状が完成する。
シリコン膜11’ を全部酸化して、シリコン酸化膜1
2′を形成する。フィールド酸化膜の中央にあった段差
10の段差は吸収され1表面は平坦になる、これにより
、素子分離形状が完成する。
さらに、その他の実施例を説明する。
第3図(g)の工程までは上記実施例と同じで。
その後、CVD酸化膜を全面に堆積して、反応性イオン
エツチングやNH4Fエツチング等によりエッチバック
して、平坦な素子分離形状を完成する。
エツチングやNH4Fエツチング等によりエッチバック
して、平坦な素子分離形状を完成する。
このような方法でもかまわない。
本発明によれば、でき上りのフィールド酸化膜が平坦に
形成でき、従来法のような段差は生じない、したがって
上層の加工が非常に容易になる。
形成でき、従来法のような段差は生じない、したがって
上層の加工が非常に容易になる。
また、フィールド中央部におけるフィールド酸化膜が従
来法のように薄くはならないことから、フィールド酸化
時間を短くしても充分大きなフィールド反転電圧が得ら
れ、酸化時間の短縮が、バーズビークやナロウチャネル
効果を抑制し、より微細な素子分離が可能となる。さら
にF1a1d Thinn−ing効果を抑制すること
ができる。従来法では、0.7−の素子分離が限度であ
るが、本発明によれば、0.5−以下の素子分離が可能
となる。
来法のように薄くはならないことから、フィールド酸化
時間を短くしても充分大きなフィールド反転電圧が得ら
れ、酸化時間の短縮が、バーズビークやナロウチャネル
効果を抑制し、より微細な素子分離が可能となる。さら
にF1a1d Thinn−ing効果を抑制すること
ができる。従来法では、0.7−の素子分離が限度であ
るが、本発明によれば、0.5−以下の素子分離が可能
となる。
第3,4図は本発明の一実施例の工程断面図である。第
5図は、従来例の工程断面図である。
5図は、従来例の工程断面図である。
1・・・シリコン基板
2.6・・・シリコン酸化膜
3.5.5’・・・シリコン窒化膜
4・・・フィールドエッチ反転防止用にイオン注入され
た不純物 7・・・シリコン基板表面に形成された溝8・・・フィ
ールド底部反転防止用にイオン注入された不純物 9.9′・・・フィールド酸化膜 10・・・フィールド酸化膜の段差 11、11’・・・多結晶シリコン膜 12、12’、12’・・・シリコン酸化膜(以上、特
許請求の範囲第2項) 〔発明の効果〕 第1の発明によれば、溝7の側面にテーパーがついてい
ることにより、でき上りのフィールド酸化膜が平坦に形
成でき、従来法のような段差は生じない、したがって上
層の加工が非常に容易になる。また、フィールド中央部
におけるフィールド酸化膜が従来法のように薄くはなら
ないことから、フィールド酸化時間を短かくしても充分
な大きなフィールド反転電圧が得られ、酸化時間の短縮
が。
た不純物 7・・・シリコン基板表面に形成された溝8・・・フィ
ールド底部反転防止用にイオン注入された不純物 9.9′・・・フィールド酸化膜 10・・・フィールド酸化膜の段差 11、11’・・・多結晶シリコン膜 12、12’、12’・・・シリコン酸化膜(以上、特
許請求の範囲第2項) 〔発明の効果〕 第1の発明によれば、溝7の側面にテーパーがついてい
ることにより、でき上りのフィールド酸化膜が平坦に形
成でき、従来法のような段差は生じない、したがって上
層の加工が非常に容易になる。また、フィールド中央部
におけるフィールド酸化膜が従来法のように薄くはなら
ないことから、フィールド酸化時間を短かくしても充分
な大きなフィールド反転電圧が得られ、酸化時間の短縮
が。
バーズビークやナロウチャネル効果を抑制し、より微細
な素子分離が可能となる。さら溝の底部のコーナ一部で
の応力が、溝にテーパーがついていることから緩和され
、結晶欠陥の発生が抑制され。
な素子分離が可能となる。さら溝の底部のコーナ一部で
の応力が、溝にテーパーがついていることから緩和され
、結晶欠陥の発生が抑制され。
接合特性を改善できる。本発明によれば0.5p以下の
素子分離が可能となる。
素子分離が可能となる。
第1図、第2図、第3図、第4図、第5図は工程断面図
である。
である。
Claims (2)
- (1)半導体基板上の所定の領域に、少なくとも一層以
上の第1の耐酸化性膜を選択的に形成する工程と、全面
に、第2の耐酸化性膜を堆積する工程と、上記第1の耐
酸化性膜の側壁部だけに、上記第2の耐酸化性膜を残置
する工程と、前記半導体基板表面をテーパをつけてエッ
チングする工程と、第1及び第2の耐酸化性膜をマスク
に用いて、前記半導体基板を選択酸化する工程とからな
ることを特徴とする半導体装置の製造方法。 - (2)半導体基板上の所定の領域に、少なくとも一層以
上の第1の耐酸化性膜を選択的に形成する工程と、全面
に、第2の耐酸化性膜を堆積する工程と、上記第1の耐
酸化性膜の側壁部だけに、上記第2の耐酸化性膜を残置
する工程と、前記半導体基板表面をエッチングする工程
と、第1及び第2の耐酸化性膜をマスクに用いて、前記
半導体基板を選択酸化する工程と、核選択酸化膜上に酸
化膜を残置する工程とからなることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8697787A JPS63253640A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8697787A JPS63253640A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63253640A true JPS63253640A (ja) | 1988-10-20 |
Family
ID=13901933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8697787A Pending JPS63253640A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63253640A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
US5374584A (en) * | 1992-07-10 | 1994-12-20 | Goldstar Electron Co. Ltd. | Method for isolating elements in a semiconductor chip |
US5869376A (en) * | 1995-09-08 | 1999-02-09 | Nippon Steel Semiconductor Corporation | Production method for semiconductor device having field-shield isolation structure |
US5972778A (en) * | 1994-06-24 | 1999-10-26 | Nec Corporation | Method of fabricating semiconductor device |
US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
KR100400329B1 (ko) * | 1996-06-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리산화막형성방법 |
KR100399948B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 장치의 소자분리막 형성 방법 |
KR100464939B1 (ko) * | 1997-06-26 | 2005-05-17 | 주식회사 하이닉스반도체 | 반도체장치의소자분리막형성방법 |
-
1987
- 1987-04-10 JP JP8697787A patent/JPS63253640A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5137843A (en) * | 1990-12-22 | 1992-08-11 | Samsung Electronics Co., Ltd. | Isolation method for semiconductor device |
US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
US5374584A (en) * | 1992-07-10 | 1994-12-20 | Goldstar Electron Co. Ltd. | Method for isolating elements in a semiconductor chip |
DE4320062C2 (de) * | 1992-07-10 | 2002-09-12 | Lg Semicon Co Ltd | Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip |
US5972778A (en) * | 1994-06-24 | 1999-10-26 | Nec Corporation | Method of fabricating semiconductor device |
US5869376A (en) * | 1995-09-08 | 1999-02-09 | Nippon Steel Semiconductor Corporation | Production method for semiconductor device having field-shield isolation structure |
KR100400329B1 (ko) * | 1996-06-24 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리산화막형성방법 |
KR100399948B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 장치의 소자분리막 형성 방법 |
KR100464939B1 (ko) * | 1997-06-26 | 2005-05-17 | 주식회사 하이닉스반도체 | 반도체장치의소자분리막형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734082B2 (en) | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape | |
US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
US4842675A (en) | Integrated circuit isolation process | |
US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
US4892614A (en) | Integrated circuit isolation process | |
KR100248888B1 (ko) | 트랜치 격리의 형성 방법 | |
US6004864A (en) | Ion implant method for forming trench isolation for integrated circuit devices | |
JPS63253640A (ja) | 半導体装置の製造方法 | |
US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
JPH03152954A (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
CN210535646U (zh) | 半导体结构 | |
US5763316A (en) | Substrate isolation process to minimize junction leakage | |
KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
KR20020055196A (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
KR100712984B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100232887B1 (ko) | 필드 산화막 제조방법 | |
KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
JPH0228929A (ja) | 多結晶シリコンの乾式エッチングを利用したlocos方法 | |
JP3106487B2 (ja) | 半導体装置の製造方法 | |
KR950001302B1 (ko) | 반도체 소자분리방법 | |
KR940008322B1 (ko) | 반도체장치의 제조방법 |