KR920010656A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR920010656A KR920010656A KR1019910021485A KR910021485A KR920010656A KR 920010656 A KR920010656 A KR 920010656A KR 1019910021485 A KR1019910021485 A KR 1019910021485A KR 910021485 A KR910021485 A KR 910021485A KR 920010656 A KR920010656 A KR 920010656A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- circuit
- signal
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 및 제5도는 본 발명에 따른 제1 및 제2양호한 실시예의 반도체 메모리 장치를 보여주는 회로 다이어그램.
Claims (4)
- 반도체 메모리 장치에 있어서, 절연체를 샌드위치하는 제1 및 제2전극을 각각 갖고 있는 용량성 메모리셀, 상기 제1전극은 1비트의 저장된 정보를 축적하고 상기 제2전극은 통상의 "기록" 및 "읽음" 작업시 소정 전압으로 정해진다. 테스트 모드 지시 신호를 수신함에 의한 테스트 작업시 상기 제2전극에 전원 전압 "Vcc", 중간 전압 "1/2Vcc" 및 접지 레벨 전압으로부터 선택된 전압을 인가하기 위한 전압 인가 회로; 및 상기 테스트 작업동안 상기 통상의 "기록" 및 "읽음"작업을 실행하기 위한 작업 실행 회로-이 회로는 상기 테스트 모드 지시 신호를 상기 통상의 "기록" 및 "읽음"동작의 지시 신호로 변환시킨다-를 구비하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 전압 인가 회로는 상기 테스트 모드 지시 신호의 변화 레벨을 검출하기 위한 고전압 결정 회로를 포함하며, 상기 전원 전압 "Vcc", 상기 중간 전압 "1/2Vcc" 및 상기 접지 레벨 전압중 하나는 상기 변화 레벨에 따라서 선택되는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 테스트 모드 신호는 상기 전원 전압 "Vcc"보다 큰 전압의 신호이며 상기 반도체 메모리 장치의 외부 신호 입력 핀들로부터 선택된 입력 핀에 인가되며, 상기 외부 신호 입력핀들에는 상기 전원 전압 "Vcc"와 상기 접지 레벨 전압중 하나가 인가되는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, CBR(-Before-) 동작이 실행되는지 그렇지 아닌지를 결정하는 CBR 결정 회로, 및 상기 CBR 결정 회로로부터 공급된 결정 신호를 수신하므로써 상기 테스트 모드 지시 신호의 한 레벨에 따라서 출력 신호가 "하이" 또는 "로우"가 되게 제어하는 출력 제어 회로를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2340104A JP3050326B2 (ja) | 1990-11-30 | 1990-11-30 | 半導体集積回路 |
JP90-340104 | 1990-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920010656A true KR920010656A (ko) | 1992-06-27 |
KR960005368B1 KR960005368B1 (ko) | 1996-04-24 |
Family
ID=18333757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910021485A KR960005368B1 (ko) | 1990-11-30 | 1991-11-28 | 반도체 메모리 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5208777A (ko) |
EP (1) | EP0488425B1 (ko) |
JP (1) | JP3050326B2 (ko) |
KR (1) | KR960005368B1 (ko) |
DE (1) | DE69124940T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480568B1 (ko) * | 1997-10-27 | 2005-09-30 | 삼성전자주식회사 | 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612896A (ja) * | 1992-04-28 | 1994-01-21 | Nec Corp | 半導体記憶装置 |
JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
KR950003014B1 (ko) * | 1992-07-31 | 1995-03-29 | 삼성전자 주식회사 | 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법 |
US6587978B1 (en) | 1994-02-14 | 2003-07-01 | Micron Technology, Inc. | Circuit and method for varying a pulse width of an internal control signal during a test mode |
US5831918A (en) * | 1994-02-14 | 1998-11-03 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
US5568435A (en) * | 1995-04-12 | 1996-10-22 | Micron Technology, Inc. | Circuit for SRAM test mode isolated bitline modulation |
US5991214A (en) * | 1996-06-14 | 1999-11-23 | Micron Technology, Inc. | Circuit and method for varying a period of an internal control signal during a test mode |
CA2317981A1 (en) | 1999-09-14 | 2001-03-14 | Jennmar Corporation | Grit surface cable products |
KR100542695B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 모드 회로 |
KR102246878B1 (ko) * | 2014-05-29 | 2021-04-30 | 삼성전자 주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53145431A (en) * | 1977-05-24 | 1978-12-18 | Fujitsu Ltd | Test method for memory |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
JPS6337894A (ja) * | 1986-07-30 | 1988-02-18 | Mitsubishi Electric Corp | ランダムアクセスメモリ |
US5051995A (en) * | 1988-03-14 | 1991-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a test mode setting circuit |
JPH0748318B2 (ja) * | 1988-03-14 | 1995-05-24 | 三菱電機株式会社 | 半導体記憶回路およびそのテスト方法 |
JPH02146175A (ja) * | 1988-11-28 | 1990-06-05 | Nec Corp | メモリセル対極電圧供給回路 |
JPH02255925A (ja) * | 1988-11-30 | 1990-10-16 | Hitachi Ltd | メモリテスト方法および装置 |
JPH02177194A (ja) * | 1988-12-28 | 1990-07-10 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
JPH02197163A (ja) * | 1989-01-26 | 1990-08-03 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JPH07105160B2 (ja) * | 1989-05-20 | 1995-11-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
JPH0322300A (ja) * | 1989-06-16 | 1991-01-30 | Matsushita Electron Corp | 半導体記憶装置 |
US5134587A (en) * | 1990-08-17 | 1992-07-28 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with automatic test mode exit on chip enable |
-
1990
- 1990-11-30 JP JP2340104A patent/JP3050326B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-28 KR KR1019910021485A patent/KR960005368B1/ko not_active IP Right Cessation
- 1991-12-02 EP EP91120686A patent/EP0488425B1/en not_active Expired - Lifetime
- 1991-12-02 DE DE69124940T patent/DE69124940T2/de not_active Expired - Fee Related
- 1991-12-02 US US07/801,375 patent/US5208777A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480568B1 (ko) * | 1997-10-27 | 2005-09-30 | 삼성전자주식회사 | 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법 |
Also Published As
Publication number | Publication date |
---|---|
US5208777A (en) | 1993-05-04 |
KR960005368B1 (ko) | 1996-04-24 |
DE69124940T2 (de) | 1997-10-09 |
EP0488425B1 (en) | 1997-03-05 |
EP0488425A1 (en) | 1992-06-03 |
DE69124940D1 (de) | 1997-04-10 |
JP3050326B2 (ja) | 2000-06-12 |
JPH04209388A (ja) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960013023B1 (ko) | 감지회로를 갖춘 독출출력회로 | |
KR890008851A (ko) | 전기적으로 프로그래밍 가능한 메모리셀의 테스트 방법 및 그 집적회로 | |
DE3587143D1 (de) | Halbleiterspeichergeraet mit fehlererkennung/korrekturfunktion. | |
JPS62256296A (ja) | 半導体不揮発性記憶装置 | |
KR920008767A (ko) | 비휘발성 반도체 메모리 디바이스 | |
KR920010656A (ko) | 반도체 메모리 장치 | |
US5883837A (en) | Reading circuit for semiconductor memory cells | |
JPH01100788A (ja) | 半導体集積回路装置 | |
KR970012682A (ko) | 강유전체 메모리장치 및 그 검사방법 | |
US5210716A (en) | Semiconductor nonvolatile memory | |
KR100286913B1 (ko) | 번인 테스트 기능을 갖는 반도체 메모리 장치 | |
KR910007276A (ko) | 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법 | |
KR970012790A (ko) | 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치 | |
JPS57103195A (en) | Semiconductor storage device | |
KR960025777A (ko) | 프리챠지 회로를 갖는 반도체 메모리 디바이스 | |
JPH0752217B2 (ja) | 半導体装置 | |
US5444659A (en) | Semiconductor memory device having means for monitoring bias voltage | |
EP0244628A1 (en) | Sense amplifier for a semiconductor memory device | |
KR970012789A (ko) | 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치 | |
KR0135231B1 (ko) | 고속 테스트 기능을 갖는 메모리 소자 | |
KR970013888A (ko) | 휴대전화기(portable telephone unit) | |
KR950001862A (ko) | 반도체 집적 회로 장치 | |
KR910008570A (ko) | 자기 검사 기능을 구비한 메모리 시스템 | |
WO2004027779A3 (en) | Improved memory architecture | |
DE69712818D1 (de) | Halbleiterspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010327 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |