KR920005335A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR920005335A
KR920005335A KR1019900012098A KR900012098A KR920005335A KR 920005335 A KR920005335 A KR 920005335A KR 1019900012098 A KR1019900012098 A KR 1019900012098A KR 900012098 A KR900012098 A KR 900012098A KR 920005335 A KR920005335 A KR 920005335A
Authority
KR
South Korea
Prior art keywords
planarization layer
trench
conductive layer
layer
photoresist pattern
Prior art date
Application number
KR1019900012098A
Other languages
English (en)
Other versions
KR930001418B1 (ko
Inventor
안태혁
김성태
김경훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900012098A priority Critical patent/KR930001418B1/ko
Priority to JP2248345A priority patent/JPH0736423B2/ja
Priority to US07/592,803 priority patent/US5234854A/en
Publication of KR920005335A publication Critical patent/KR920005335A/ko
Application granted granted Critical
Publication of KR930001418B1 publication Critical patent/KR930001418B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1e도는 종래의 스택-트렌치 병합형 커패시터의 제조공정을 도시한 일부분 공정 순서도.
제2a도 내지 제2f도는 본 발명에 따른 스택-트렌치 병합형 커패시터의 제조공정을 도시한 일실시예의 일부분 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체기판 101 : 필드 산화막
1 : 게이트 전극 2 : 소오스영역
3 : 드레인 영역 4 : 제1도전층 혹은 제1다결정 실리콘층
5 : 절연층 6 : 트렌치
7 : 제1전극 혹은 제2도전층 혹은 제2다결정 실리콘층
7a : 제1전극 패턴 8 : 평탄화층 혹은 SOG막
PR : 포토레지스트 패턴

Claims (6)

  1. 스택-트렌치 병합형 커패시터를 구비하는 반도체 장치의 제조방법에 있어서, 트렌치 내면과 트랜지스터위에 커패시터의 제1전극으로 사용되는 도전층을 형성하고, 상기 트렌치 내부를 평탄화시키기 위하여 평탄화층을 형성하는 제1공정; 상기 도전층의 전극패턴을 형성하기 위하여 상기 평탄화층위에 포토레지스트 패턴을 형성하는 제2공정; 상기 포토레지스트 패턴을 사용하여 상기 평탄화층을 식각하는 제3공정; 상기 제3공정이후 상기 도전층을 식각하는 제4공정; 상기 포토레지스트 패턴을 제거하는 제5공정; 그리고 상기 평탄화층을 제거하는 제6공정을 구비함을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 도전층은 불순물이 도우핑된 다결정 실리콘층으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 평탄화층은 SOG막을 스핀코팅하여 형성됨을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 제3공정은 건식식각 공정을 통하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 제3공정은 습식식각 공정을 통하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 제6공정은 습식식각 공정을 통하여 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012098A 1990-08-07 1990-08-07 반도체 장치의 제조방법 KR930001418B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900012098A KR930001418B1 (ko) 1990-08-07 1990-08-07 반도체 장치의 제조방법
JP2248345A JPH0736423B2 (ja) 1990-08-07 1990-09-18 半導体装置の製造方法
US07/592,803 US5234854A (en) 1990-08-07 1990-10-04 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012098A KR930001418B1 (ko) 1990-08-07 1990-08-07 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR920005335A true KR920005335A (ko) 1992-03-28
KR930001418B1 KR930001418B1 (ko) 1993-02-27

Family

ID=19302088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012098A KR930001418B1 (ko) 1990-08-07 1990-08-07 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US5234854A (ko)
JP (1) JPH0736423B2 (ko)
KR (1) KR930001418B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110017A (ja) * 1991-10-18 1993-04-30 Hitachi Ltd 半導体装置とその製造方法
GB2318681B (en) * 1996-10-22 2001-08-29 United Microelectronics Corp Silicon on insulator (soi) dram cell structure and process
US5920785A (en) 1998-02-04 1999-07-06 Vanguard International Semiconductor Corporation Dram cell and array to store two-bit data having merged stack capacitor and trench capacitor
US5909619A (en) * 1998-02-04 1999-06-01 Vanguard International Semiconductor Corporation Method for forming a DRAM cell and array to store two-bit data
JP3307370B2 (ja) * 1999-07-16 2002-07-24 日本電気株式会社 半導体製造装置用治具及びその使用方法
JP2001352037A (ja) * 2000-06-08 2001-12-21 Sony Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
US4966870A (en) * 1988-04-14 1990-10-30 International Business Machines Corporation Method for making borderless contacts
DE3916228C2 (de) * 1988-05-18 1995-06-22 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4944682A (en) * 1988-10-07 1990-07-31 International Business Machines Corporation Method of forming borderless contacts
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
KR910013554A (ko) * 1989-12-08 1991-08-08 김광호 반도체 장치 및 그 제조방법
KR920004028B1 (ko) * 1989-11-20 1992-05-22 삼성전자 주식회사 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
JPH0491468A (ja) 1992-03-24
US5234854A (en) 1993-08-10
JPH0736423B2 (ja) 1995-04-19
KR930001418B1 (ko) 1993-02-27

Similar Documents

Publication Publication Date Title
KR100670226B1 (ko) 비-부동 바디를 구비한 전계 효과 트랜지스터와 벌크실리콘 웨이퍼 상에 상기 전계 효과 트랜지스터를형성하는 방법
KR970077642A (ko) 반도체 소자의 캐패시터 제조 방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR890008940A (ko) 반도체장치의 홈형 커패시터 셀의 제조방법
KR920005335A (ko) 반도체 장치의 제조방법
KR950034673A (ko) 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치
KR100532943B1 (ko) 반도체층의 두께 균일성을 향상시킬 수 있는 반도체 메모리 소자의 제조방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR970053093A (ko) 반전층 드레인 트랜지스터 제조방법
KR960039378A (ko) 반도체 메모리장치의 커패시터 제조방법
KR970054047A (ko) 실린더형 커패시터를 갖는 반도체 장치의 제조방법
KR970003962A (ko) 반도체 소자의 고집적 트렌지스터 제조 방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR960043118A (ko) 반도체 장치의 비트라인 형성방법
KR970052415A (ko) 이중 절연막을 사용하는 반도체 장치의 콘택 형성 방법
KR930015034A (ko) 반도체 장치의 제조방법
KR970053983A (ko) Cob 구조를 구비한 dram 셀의 캐패시터 제조방법
KR960039214A (ko) 모스 트랜지스터 제조 방법
KR940001393A (ko) 반도체메모리장치 및 그 제조방법
KR970051909A (ko) 반도체 소자의 제조방법
KR960032610A (ko) 반도체 소자의 콘택홀 형성 방법
KR920022516A (ko) 반도체 메모리 소자의 커패 시터 형성 방법
KR970052453A (ko) 반도체 장치의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
WITB Written withdrawal of application