KR910017809A - 디지탈 신호 프로세서 - Google Patents
디지탈 신호 프로세서 Download PDFInfo
- Publication number
- KR910017809A KR910017809A KR1019910004191A KR910004191A KR910017809A KR 910017809 A KR910017809 A KR 910017809A KR 1019910004191 A KR1019910004191 A KR 1019910004191A KR 910004191 A KR910004191 A KR 910004191A KR 910017809 A KR910017809 A KR 910017809A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- analog
- coupled
- digital signal
- converting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 디지탈 신호 프로세서의 1실시예인 블럭도, 제2도는 제1도의 디지탈 신호 프로세서의 일예인 동작 타이밍도.
Claims (18)
- 다수의 제1외부단자, 다수의 제2외부단자, 상기 다수의 제1외부단자에 결합되고, 상기 다수의 제1외부단자에서 공급된 아날로그 신호를 디지탈 신호로 변환시키기위한 제1변환수단, 상기 다수의 제2외부단자에 결합되고, 디지탈 신호를 받아 상기 다수의 제2외부단자에 공급해야할 아날로그 신호로 변환하기 위한 제2변환수단과 상기 제1 및 제2변환수단에 결합되고, 상기 제1변환 수단에서 공급된 상기 디지탈 신호의 승산가산의 연산 및 상기 제2변환수단으로 공급해야할 상기 디지탈 신호의 승산가산의 연산을 시분할로 실행하는 프로세서를 포함하는 디지탈 신호 프로세서.
- 특허청구의 범위 제1항에 있어서, 상기 제1변환수단은 다수의 아날로그 디지탈 변환회로를 포함하고, 하나의 아날로그 디지탈 변환회로가 하나의 제1외부단자에 결합되도록 상기 다수의 아날로그 디지탈 변환회로는 상기 다수의 제1외부단자에 결합되어 있는 디지탈 신호 프로세서.
- 특허청구의 범위 제2항에 있어서, 상기 제2변환수단은 다수의 아날로그 디지탈 변환회로를 포함하고, 하나의 디지탈 아날로그 변환회로가 하나의 제2외부단자에 결합되도록 상기 다수의 디지탈 아날로그 변환회로는 상기 다수의 제2외부단자에 결합되어 있는 디지탈 신호 프로세서.
- 특허청구의 범위 제3항에 있어서, 또 상기 다수의 아날로그 디지탈 변환회로중 하나를 선택하고, 상기 프로세서와 그 선택된 아날로그 디지탈 변환회로를 결합하기위한 제1선택수단을 포함하는 디지탈 신호 프로세서.
- 특허청구의 범위 제4항에 있어서, 또 상기 다수의 디지탈 아날로그 변환회로중 하나를 선택하고, 상기 프로세서와 그 선택된 디지탈 아날로그 변환회로를 결합하기위한 제2선택수단을 포함하는 디지탈 신호 프로세서.
- 특허청구의 범위 제1항에 있어서, 상기 제1변환수단은 하나의 아날로그 디지탈 변환회로를 포함하고 있는 디지탈 신호 프로세서.
- 특허청구의 범위 제6항에 있어서, 상기 제2변환수단은 하나의 디지탈 아날로그 변환회로를 포함하고 있는 디지탈 신호 프로세서.
- 특허청구의 범위 제7항에 있어서, 또 상기 다수의 제1외부단자에서 하나의 외부단자를 선택하고, 상기 아날로그 디지탈 변환회로와 그 선택된 외부단자를 결합하기 위한 제1선택 수단을 포함하는 디지탈 신호 프로세서.
- 특허청구의 범위 제8항에 있어서, 또 상기 다수의 제2외부단자에서 하나의 외부단자를 선택하고, 상기 디지탈 아날로그 변환회로와 그 선택된 외부단자를 결합하기 위한 제2선택 수단을 포함하는 디지탈 신호 프로세서.
- 하나의 제1외부단자에 하나의 제1외부장치가 결합되는 다수의 제1외부단자, 하나의 제2외부단자에 하나의 제2외부장치가 결합되는 다수의 제2외부단자, 상기 다수의 제1외부단자에 결합되고, 상기 다수의 제1외부장치에서 공급된 아날로그 신호를 디지탈 신호로 변환하기 위한 제1변환수단, 상기 다수의 제2외부단자에 결합되고, 디지탈 신호를 받아 상기 다수의 제2외부장치에 공급해야할 아날로그 신호로 변환하기 위한 제2변환수단과 상기 제1 및 제2변환수단에 결합되고, 상기 제1변환수단의 연산을 시분할로 실행하는 프로세서를 포함하는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제10항에 있어서, 상기 제1변환수단은 다수의 아날로그 디지탈 변환회로를 포함하고, 하나의 아날로그 디지탈 변환회로가 하나의 제1외부단자에 결합되도록 상기 다수의 아날로그 디지탈 변환수단은 상기 다수의 제1외부단자에 결합되어 있는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제11항에 있어서, 상기 제2변환수단은 다수의 디지탈 아날로그 변환회로를 포함하고, 하나의 디지탈 아날로그 변환회로가 하나의 제2외부단자에 결합되도록 상기 다수의 디지탈 아날로그 변환회로은 상기 다수의 제2외부단자에 결합되어 있는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 12항에 있어서, 또 상기 다수의 아날로그 디지탈 변환회로중 하나를 선택하고, 상기 프로세서와 그선택된 아날로그 디지탈 변환회로를 결합하기 위한 제1선택수단을 포함하는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 13항에 있어서, 또 상기 다수의 디지탈 아날로그 변환회로중 하나를 선택하고, 상기 프로세서와 그선택된 디지탈 아날로그 변환회로를 결합하기 위한 제2선택수단을 포함하는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제10항에 있어서, 상기 제1변환수단은 하나의 아날로그 디지탈 변환회로를 포함하고 있는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제15항에 있어서, 상기 제2변환수단은 하나의 디지탈 아날로그 변환회로를 포함하고 있는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제16항에 있어서, 또 상기 다수의 제1외부단자에서 하나의 외부단자를 선택하고, 상기 아날로그 디지탈 변환회로와 그 선택된 외부 단자를 결합하기 위한 제1선택수단을 포함하는 디지탈 신호 프로세서 시스템.
- 특허청구의 범위 제17항에 있어서, 또 상기 다수의 제2외부단자에서 하나의 외부단자를 선택하고, 상기 디지탈 아날로그 변환회로와 그 선택된 외부 단자를 결합하기 위한 제2선택수단을 포함하는 디지탈 신호 프로세서 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2078361A JP2975041B2 (ja) | 1990-03-27 | 1990-03-27 | ディジタル信号処理プロセッサ |
JP2-78361 | 1990-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910017809A true KR910017809A (ko) | 1991-11-05 |
KR0176255B1 KR0176255B1 (ko) | 1999-04-01 |
Family
ID=13659861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910004191A KR0176255B1 (ko) | 1990-03-27 | 1991-03-16 | 디지탈 신호 프로세서 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5227987A (ko) |
JP (1) | JP2975041B2 (ko) |
KR (1) | KR0176255B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100557917B1 (ko) * | 1998-08-31 | 2006-05-09 | 매그나칩 반도체 유한회사 | 디지탈/아날로그 변환기의 디지탈 필터 |
CN111769825A (zh) * | 2020-06-28 | 2020-10-13 | 上海琪云工业科技有限公司 | 一种信号过滤方法及信号过滤装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4229710B4 (de) * | 1991-09-09 | 2008-06-05 | Samsung Electronics Co., Ltd. | Digitales Audiodatenspeicherungssystem und damit ausgerüstetes digitales Audio-System |
ZA931579B (en) * | 1992-03-06 | 1993-10-06 | South African Micro Electronic | A multiplier circuit and method of operation |
JP3166494B2 (ja) * | 1994-07-27 | 2001-05-14 | 松下電器産業株式会社 | 遅延検波方法および装置 |
US5623434A (en) * | 1994-07-27 | 1997-04-22 | Chromatic Research, Inc. | Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier |
US5835486A (en) * | 1996-07-11 | 1998-11-10 | Dsc/Celcore, Inc. | Multi-channel transcoder rate adapter having low delay and integral echo cancellation |
US7509486B1 (en) * | 1999-07-08 | 2009-03-24 | Broadcom Corporation | Encryption processor for performing accelerated computations to establish secure network sessions connections |
US6639528B1 (en) * | 2000-06-30 | 2003-10-28 | Oki Electric Industry Co, Ltd. | Apparatus for multi-channel signal processing and communication terminal using the same |
WO2003087975A2 (en) * | 2002-04-10 | 2003-10-23 | Systel Development & Industries Ltd. | System on chip for digital control of electronic power devices |
DE102006042651A1 (de) * | 2006-09-12 | 2008-05-08 | Bayerische Motoren Werke Ag | Kraftfahrzeug mit Hybridantrieb |
US8131490B2 (en) * | 2007-12-20 | 2012-03-06 | Honeywell International Inc. | Methods and systems for determining a received signal frequency |
US8064560B2 (en) * | 2008-02-05 | 2011-11-22 | Honeywell International Inc. | Systems and methods for detecting a signal across multiple Nyquist bands |
US10560251B2 (en) * | 2012-08-28 | 2020-02-11 | Maxlinear, Inc. | Method and system for power management in a network device based on multi-protocol detection |
JP6886317B2 (ja) * | 2017-03-16 | 2021-06-16 | アズビル株式会社 | 多チャンネルad変換器および処理装置 |
US11582304B2 (en) * | 2019-12-20 | 2023-02-14 | Simmonds Precision Products, Inc. | Distributed sensing processing systems |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5516520A (en) * | 1978-07-20 | 1980-02-05 | Sony Corp | Digital signal mixer |
US4270177A (en) * | 1979-06-20 | 1981-05-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Digital amplitude control for digital audio signal |
JPS6196817A (ja) * | 1984-10-17 | 1986-05-15 | Sharp Corp | フイルタ− |
JPS621423A (ja) * | 1985-06-28 | 1987-01-07 | Ebara Corp | 雪の水力輸送における輸送管からの水の分離装置 |
JPS63217706A (ja) * | 1987-03-05 | 1988-09-09 | Hitachi Ltd | デイジタル信号処理回路 |
-
1990
- 1990-03-27 JP JP2078361A patent/JP2975041B2/ja not_active Expired - Lifetime
-
1991
- 1991-03-15 US US07/670,251 patent/US5227987A/en not_active Expired - Lifetime
- 1991-03-16 KR KR1019910004191A patent/KR0176255B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100557917B1 (ko) * | 1998-08-31 | 2006-05-09 | 매그나칩 반도체 유한회사 | 디지탈/아날로그 변환기의 디지탈 필터 |
CN111769825A (zh) * | 2020-06-28 | 2020-10-13 | 上海琪云工业科技有限公司 | 一种信号过滤方法及信号过滤装置 |
CN111769825B (zh) * | 2020-06-28 | 2024-01-26 | 上海琪云工业科技有限公司 | 一种信号过滤方法及信号过滤装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH03277021A (ja) | 1991-12-09 |
JP2975041B2 (ja) | 1999-11-10 |
KR0176255B1 (ko) | 1999-04-01 |
US5227987A (en) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910017809A (ko) | 디지탈 신호 프로세서 | |
KR880001154A (ko) | 원격 제어 시스템 | |
KR890008677A (ko) | 디지탈 멀티플라이어 회로 및 디지탈 멀티플라이어-어큐뮬레이터 회로 | |
KR860002870A (ko) | 집적회로 장치 | |
KR890017777A (ko) | 반도체 집적회로의 자동배선방법 | |
KR920002393A (ko) | 자동차용 입력인터페이스 | |
KR910002107A (ko) | 주파수 특성 보정회로 | |
KR890015516A (ko) | 아날로그/디지탈 변환기 | |
KR890011192A (ko) | 디지탈 fm 복조장치 | |
KR920015788A (ko) | 신호처리 집적회로장치 | |
KR920001830A (ko) | 입력가중형 트랜스 버셜필터 | |
KR830008221A (ko) | 수치제어장치 | |
KR880005604A (ko) | 음질 조절 시스템 | |
KR850006802A (ko) | 데이터 전송 장치 | |
GB2146818B (en) | Voice generating devices | |
JPS5478926A (en) | Digital set circuit | |
KR880009483A (ko) | 디지탈 페이즈 룩크트 루프용 입력회로 | |
KR930003568A (ko) | 제어장치 | |
KR940017189A (ko) | 피포(fifo) 기능을 수행하는 레지스터 회로 | |
JPS5534741A (en) | Micro computer input circuit | |
KR830005794A (ko) | 고우스트(ghost)제거장치 | |
KR880014469A (ko) | 비트순차 신호 스케일링 장치 | |
JPS5713542A (en) | Data speed transducer | |
KR880003486A (ko) | 차분 pcm 신호형성방법 및 그 장치 | |
JPS5337366A (en) | Driving system for semiconductor switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20081110 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |