KR880005604A - 음질 조절 시스템 - Google Patents

Abstract

내용 없음

Description

음질 조절 시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (10)

1. 음질조절시스템이 시스템입력(10)과 시스템출력(20)단자, 상기 시스템입력 및 출력 단자에 각각 결합된 제1입력 및 출력단자와, 제2입력 단자를 갖고 있는 신호 결합 회로(24), 제어 입력 단자와 신호 입력 단자를 갖고 있는 상기 신호 결합 회로의 제1입력 단자에 결합된 출력 단자를 갖고 있고, 가변 이득소자(14)와 적분기(18, 20)의 종속 결합을 구비하는 회로(14, 16, 18, 20, 22)를 포함하며, 상기 제어 입력 단자는 상기 가변 이득소자(14)에 결합되어 있는 음질조절시스템에 있어서, 상기 시스템 입력 단자 또는 상기 시스템 출력 단자를 상기 회로의 신호 입력 단자에 선택적으로 결합시키는 수단(12), 시스템 입력 단자(10)가 상기 회로에 결합될 때 상기 가변 이득 소자(14)에 이가된 제어 신호(G)에 의해 제어된 고정 극점과 가변 영점을 갖고 있는 상기 시스템 입력에서부터 상기 시스템 출력 단자까지의 전달 함수, 및 시스템 출력단자(26)가 상기 회로에 결합될 때 상기 가변 이득소자에 인가된 상기 제어 신호에 의해 제어된 고정 영점 및 가변 영점을 갖고 있는 상기 시스템 입력으로부터 상기 시스템출력 단자까지의 전달 함수를 포함하는 것을 특징으로 하는 음질조절시스템.
2. 제1항에 있어서, 상기 회로(14, 16, 18, 20, 22)는 감산기 회로(16)와 스케일링 회로(22)를 구비하며, 상기 감산기 회로(16), 상기 적분기(18, 20) 및 상기 스케일링 회로(22)는 T=K/ [Z-1+K]로 주어진 전달 함수 T를 갖고 있으며, 여기서 K는 스케일러 상수이고 Z는 Z-변환 변수인 것을 특징으로 하는 음절조절시스템.
3. 제2항에 있어서, 전달 함수 T를 갖고 있는 상기 회로(16, 18, 20, 22)가 지연된 신호를 제공하며 입력 및 출력 단자를 갖고 있는 지연 소자(20)와 상기 회로에 인가된 신호와 상기 지연된 신호를 상기 지연된 신호에 K배에 네가티브로 결합시키고, 그 결합된 신호를 상기 지연 소자의 입력 단자에 인가시키는 수단(16)과, 상기 지연 소자의 출력 단자에 결합되어 신호를 상부 K로 스케일링하는 상기 스케일링 회로(22)로 포함하는 것을 특징으로 하는 음절조절시스템.
4. 제1항에 있어서, 상기 신호 결합 회로는 신호 가산기인 것을 특징으로 하는 음절조절시스템.
5. 제1항에 있어서, 상기 가변 이득소자(14)는 멀티플라이어회로(54, 56, 58)를 구비하며, 피감수 및 감수 입력단자를 갖고 있고 또한 상기 멀티플라이어 회로의 출력 단자에 대응하는 출력단자를 갖고 있는 신호 감산기(202, 204, 208), 입력, 출력 및 제어 단자를 갖고 있는 멀티플라이어(100), 상기 멀티플라이어의 입력 및 출력 단자를 상기 감산기의 멀티플라이어 회로 신호 입력 단자와 피감수 입력 단자에 각각 결합시키는 수단(199) 및 상기 신호 감산기의 감수 입력 단자를 상기 멀티플라이어 회로의 신호 입력 단자에 결합시키는 수단(210, 211, 214)을 포함하는 것을 특징으로 하는 음질조절시스템.
6. 제1항에 있어서, 샘플을 1샘플 주기를 포함하는 배수로 지연시키며, 상기 회로(14, 16, 18, 20, 22)의 출력 단자에 결합된 입력 단자와 상기 결합 수단의 제2입력 단자에 결합된 출력 단자를 갖고 있는 시프트 레지스터 수단(306, 309) 및 상기 시프트 레지스터 수단(306, 309)의 출력 및 입력 단자에 결합되어 상기 시프트 레지스터 수단(306, 309)으로부터의 출력 신호를 인자 W(K-1)(W 및 K는 0이 아님)로 스케일링 하고 상기 시프트 레지스터수단으로 부터 스케일된 출력 신호를 상기 시프트 레지스터 수단의 입력 단자에 결합시키는 수단을 포함하는 것을 특징으로 하는 음절조절시스템.
7. 제6항에 있어서, 상기 회로의 입력 단자를 상기 시스템 입력 단자에 결합시키는 상기 수단은 상기 결합 수단의 상기 시스템 입력 단자 또는 출력 단자를 상기 직렬-비트 이득소자의 입력 단자에 선택적으로 결합시키는 수단을 포함하는 것을 특징으로 하는 음절조절시스템.
8. 제6항에 있어서, 상기 회로는 정수 비트 주기의 신호 지연을 각각 제공하는 지연 소자와 결합소자의 종속 연결부와, 상기 직렬 비트 이득소자의 입력 단자에 결합되어 신호 샘플을 상기 결합 수단중 하나에 선택적으로 결합시키는 수단을 포함하는 것을 특징으로 하는 음절조절시스템.
9. 제1항에 있어서, 상기 회로(14,16,18,20,22)는 입력과 출력 단자 사이에 전달 함수 T=W(G-1)K/ (Z-1+K)를 제공하는 처리수단(250,302,303,304,305,306,309)을 구비하며, 여기서, W와 K는 상수이고, G는 상기 제어 단자에 인가된 제어 신호에 대응하는 변수이고, Z는 Z-변환 변수인 것을 특징으로 하는 음절조절시스템.
10. 제9항에 있어서, 상기 처리 수단의 입력 단자를 상기 시스템 입력 단자에 결합시키는 수단 상기 결합 수단의 출력단자를 상기 처리수단의 입력 단자에 양자택일로 결합시키는 수단(280)을 포함하는 것을 특징으로 하는 음절조절시스템.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.