KR910014995A - 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조 - Google Patents

낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조 Download PDF

Info

Publication number
KR910014995A
KR910014995A KR1019910000169A KR910000169A KR910014995A KR 910014995 A KR910014995 A KR 910014995A KR 1019910000169 A KR1019910000169 A KR 1019910000169A KR 910000169 A KR910000169 A KR 910000169A KR 910014995 A KR910014995 A KR 910014995A
Authority
KR
South Korea
Prior art keywords
region
semiconductor
isolation region
isolation
semiconductor region
Prior art date
Application number
KR1019910000169A
Other languages
English (en)
Other versions
KR0170774B1 (ko
Inventor
D. 비솜 제임스
Original Assignee
원본미기재
해리스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 해리스 코퍼레이션 filed Critical 원본미기재
Publication of KR910014995A publication Critical patent/KR910014995A/ko
Application granted granted Critical
Publication of KR0170774B1 publication Critical patent/KR0170774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 NPN 바이폴라트랜지스터를 포함하고 있으면서 유전체적으로 격리된 격리영역에 관련된 본 발명의 제1의 실시예를 나타낸 도면이다.

Claims (22)

  1. 제1도 전형의 반도체 물질로서 유전체적으로 격리된 격리영역을 가지고 있는 반도체 기판과, 상기 격리영역의 제1표면에 형성되고 상기 제1도 전형과는 반대인 제2도 전형의 반도체 물질인 제1 반도체영역고, 상기 제1반도체영역의 제1표면 부근에 형성된 상기 제1도 전형의 제2 반도체영역을 구비한 반도체장치에 있어서, 상기 격리영역의 상기 제1도 전형의 반도체물질은 상기 제1도반도체영역의 아래까지 확장되어서 상기 격리 영역의 기저면으로 부터 상기 제1 반도체영역의 기저면을 격리시키고 상기 격리영역은 상기 격리영역의 상기 기저면 보다 상기 제1반도체영역과 접한면에서 더 높은 고농도 불순물을 갖는 특징과, 상기 제1 반도체 영역 아래까지 확장되어서 상기 격리 영역의 기저면으로 부터 상기 제1 반도체영역의 기저면을 격리시키는 상기 격리영역의 일부분이 상기 격리영역과 상기 제1 반도체 영역사이에 인가된 바이어스 전위차 때무에 상기 격리영역과 상기 제1 반도체영역 사이에 파괴전계가 발생되기 이전에 캐리어공핍상태로 되는 특징을 구비한 반도체장치.
  2. 제1항의 반도체장치에 있어서, 상기 제1반도체영역의 기저면 아래까지 확장될 수 있도록 상기 고농도 불순물을 갖는 영역은 상기 격리영역안에 있는 상기 제1 반도체영역의 깊이보다 더 깊은 길이를 갖는 특징을 구비한 반도체 장치.
  3. 제1항의 반도체장치에 있어서, 상기 격리영역에서 가장 낮은 불순물 농도를 갖는 점이 상기 제1반도체영역의 기저면 아래에 존재할 수 있도록 상기 격리영역의 불순물 농도는 상기 격리영역의 표면으로 부터 단계적 모양에 따라 감소하면서 상기 격리 영역안에 있는 상기 제1반도체영역의 깊이보다 더 깊은 곳까지 확장되는 특징을 구비한 반도체장치.
  4. 제3항의 반도체장치 있어서, 상기 격리영역으로 정의되는 모든 영역의 두께에 따라 상기 단계적 모양으로 불순물 농도가 분포되는 특징을 구비한 반도체장치.
  5. 제2항의 반도체장치에 있어서, 상기 격리영역은 제3반도체영역을 포함하되 상기 제3반도체영역은 상기 격리영역의 상기 고농도 불순물 영역의 아래까지 배치되고 상기 고농도 불순물 보다는 더 낮은 불순물 농도를 갖는 특징을 구비한 반도체장치.
  6. 제1항의 반도체장치에 있어서, 상기 격리영역안에서 상기 고농도 불순물을 가진 상기 격리영역의 일부분이 상기 제1반도체영역의 옆면과 교차할 수 있도록 상기 제1반도체영역 보다 더 깊은 깊이를 갖는 특징을 구비한 반도체장치.
  7. 제1항의 반도체장치에 있어서, 상기 격리영역에 근접한 곳에 배치되어 상기 기판과 상기 격리영역으로 부터 유전체적으로 격리된 물질의 채널을 더 구비함을 특징으로 한 반도체장치.
  8. 제7항의 반도체장치에 있어서, 상기 물질의 채널이 상기 기판의 전압과는 다른 전압으로 바이어스 되는 특징을 구비한 반도체장치.
  9. 제1도 전형의 반도체 물질로서 유전체적으로 격리된 격리영역을 가지고 있는 반도체 기판과, 상기 격리영역의 제1표면에 형성되고 상기 제1도 전형과는 반대인 제2도 전형의 반도체 물질인 제1 반도체영역과, 상기 제1 반도체영역의 제1 표면 부근에 형성된 상기 제1도 전형의 제2반도체영역을 구비한 반도체장치에 있어서, 상기 제1반도체 격리영역에 근접해 있지만 더 깊은 깊이를 가지고 상기 제2도 전형으로 된 제3반도체 영역을 더 구비하고, 상기 격리영역의 상기 제1도 전형의 반도체물질은 상기 제1반도체영역의 아래까지 확장되어서 상기 격리영역의 기저면으로 부터 상기 제1반도체영역의 기저면을 격리시키는 특징과, 상기 제3반도체영역 아래까지 확장되어서 상기 격리 영역의 기저면으로 부터 상기 제3 반도체영역의 기저면을 격리시키는 상기 격리영역의 일부분이 상기 격리영역과 상기 제1반도체영역 사이에 인가된 바이어스 전위차 때문에 상기 격리영역과 상기 제1반도체영역 사이에 파괴전계가 발생되기 이전에 캐리어 공핍상태로 될 수 있도록 상기 기판이 상기 격리영역의 전위에 밀접한 관계가 있는 전압으로 바이어스되는 특징을 구비한 반도체장치.
  10. 제9항의 반도체장치에 있어서, 상기 제3반도체영역은 상기 제1반도체영역의 옆면에 근접하여 원형구조로 배치됨을 특징으로 한 반도체장치.
  11. 제9항의 반도체장치에 있어서, 상기 격리영역의 불순물은 상기 격리영역의 기저면 보다는 상위표면에 가까운 영역에서 더 높은 농도를 갖는 특징을 구비한 반도체장치.
  12. 제9항의 반도체장치에 있어서, 상기 격리영역의 불순물은 상기 격리영역의 기저면 보다는 상기 제1반도체 영역과 근접한 부분에서 더 높은 농도를 갖는 특징을 구비한 반도체장치.
  13. 제9항의 반도체장치에 있어서, 상기 반도체장치는 상기 격리영역에 형성되고 상기 제1도 전형으로 된 제4반도체영역을 더 구비하되, 상기 제4반도체영역은 상기 제1반도체영역의 기저면에 근접한 곳에 배치되며 상기 제3반도체영역의 깊이 보다는 낮은 깊이를 갖고 상기 격리영역의 기저부분의 불순물 농도 보다는 더 높은 불순물 농도를 가진 것을 특징으로 한 반도체장치.
  14. 제1도 전형의 반도체 물질로서 유전체적으로 격리된 격리영역을 가지고 있는 반도체기판과, 상기 격리영역의 제1표면에 형성되고 상기 제1도 전형과는 반대인 제2도 전형의 반도체 물질인 제1반도체영역과, 상기 제1반도체영역의 제1표면 부근에 형성된 상기 제1도 전형의 제2반도체영역과, 상기 제1도 전형으로 된 제3반도체영역과, 상기 격리영역의 상기 제3표면위에 배치되고 상기 제2도 전형으로 된 제4반도체영역을 구비한 반도체 장치에 있어서, 상기 격리영역의 상기 제1도 전형의 반도체물질은 상기 제1 반도체영역의 아래까지 확장되어서 상기 격리영역의 기저면으로 부터 상기 제1반도체영역의 기저면을 격리시키는 특징과, 상기 제3반도체영역은 상기 격리영역의 불순물 농도 보다 더 높은 불순물 농도를 갖고 상기 격리영역의 제3표면 부분만큼 상기 제1표면 부분으로 부터 떨어져 상기 격리영역의 제2표면부분에 형성되는 특징과, 상기 제1반도체영역으로 부터 상기 격리영역의 표면을 통하여 상기 제3반도체영역으로 향하는 표면경로는 상기 제4반도체영역의 반도체물질에 의해 차단되며 상기 제4반도체영역은 상기 제2반도체 격리영역의 깊이보다는 더 깊은 깊이를 갖는 특징과, 상기 제4반도체영역의 아래까지 확장되어 상기 격리영역의 기저면으로 부터 상기 제4반도체영역의 기저면을 격리시키는 상기 격리영역의 일부분이 상기 격리영역의 상기 제1반도체영역 사이에 인가된 바이어스 전위차 때문에 상기 격리영역과 상기 제1반도체영역 사이에 파괴전계가 발생되기 이전에 캐리어 공핍상태로 될 수 있도록 상기 기판이 상기 격리영역의 전위에 밀접한 관계가 있는 전압으로 바이어스 되는 특징을 구비한 반도체장치.
  15. 제14항의 반도체장치에 있어서, 상기 제4반도체영역은 상기 제1반도체영역의 옆면에 근접하여 원형구조로 배치됨을 특징으로 한 반도체장치.
  16. 제14항의 반도체장치에 있어서, 상기 격리영역의 불순물은 상기 격리영역의 기저면 보다는 상기 격리영역의 상위표면 부근에서 더 높은 농도를 갖는 특징을 구비한 반도체장치.
  17. 제14항의 반도체장치에 있어서, 상기 격리영역의 불순물은 상기 격리영역의 기저면 보다는 상기 제1반도체 영역과 근접한 부분에서 더 높은 농도를 갖는 특징을 구비한 반도체장치.
  18. 제14항의 반도체장치에 있어서, 상기 반도체장치는 상기 격리영역안에 형성되고 상기 제1도 전형으로 이루어진 제5반도체영역을 더 구비하되, 상기 제5반도체영역은 상기 제1반도체영역과 근저배 배치되며 상기 제4반도체영역의 깊이보다는 얕은 깊이를 갖고 상기 격리영역의 기저면의 불순물 농도 보다는 더 높은 불순물 농도를 갖는 특징을 구비한 반도체장치.
  19. 제14항의 반도체장치에 있어서, 상기 제4반도체영역은 상기 기판으로 부터 상기 격리영역을 유전체적으로 격리시키는 유전체 물질을 차단시키도록 배치되는 특징을 구비한 반도체장치.
  20. 제14항의 반도체장치에 있어서, 상기 제4반도체영역이 상기 제1반도체영역의 끝부분에 근접해서 배치되는 특징을 구비한 반도체장치.
  21. 제1도 전형의 반도체 물질로서 유전체적으로 격리된 격리영역을 가지고 있는 반도체 기판과, 상기 격리영역의 제1표면에 형성되고 상기 제1도 전형과는 반대인 제2도 전형의 반도체 물질인 제1반도체 영역과, 상기 제1반도체영역의 제1표면 부근에 형성된 상기 제1도 전형의 제2반도체영역과, 상기 제1도 전형으로 된 제3반도체영역과, 상기 격리영역의 제3표면위에 형성된 절연층과, 상기 절연층 위에 형성된 전도체층을 구비한 반도체장치에 있어서, 상기 격리영역의 상기 제1도전형의 반도체 물질은 상기 제1반도체영역의 아래까지 확장되어서 상기 격리영역의 기저면으로 부터 상기 제1반도체영역의 기저면을 격리시키는 특징과, 상기 제3반도체영역은 상기 격리영역의 불순물 농도보다 더 높은 불순물 농도를 갖고 상기 격리영역의 상기 제3표면부분 만큼 상기 제1표면 부분으로 부터 떨어져 상기 격리영역의 제2표면 부분에 형성되는 특징과, 상기 제1반도체영역의 아래까지 확장되어 상기 격리영역의 기저면으로 부터 상기 제1반도체영역의 기저면을 격리시키는 상기 격리영역의 일부분이 상기 격리영역과 상기 제1반도체영역 사이에 인가된 바이어스 전위차 때문에 상기 격리영역과 상기 제1반도체영역 사이에 파괴전계가 발생되기 이전에 캐리어공핍상태로 될 수 있도록 상기 기판이 상기 격리영역의 전위에 밀접한 관계가 있는 전압으로 바이어스 되는 특징과, 상기 절연체는 상기 격리영역의 상기 제1표면과 상기 제2표면위에 공통으로 겹쳐지도록 배치되는 특징을 구비한 반도체장치.
  22. 제21항의 반도체장치에 있어서, 상기 전도체층은 상기 제2반도체영역의 일부분과 상기 격리영역의 상기 제3표면 부분위에 공통으로 겹쳐지도록 배치되는 특징으로 구비한 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910000169A 1990-01-08 1991-01-08 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조 KR0170774B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46171590A 1990-01-08 1990-01-08
US461715 1990-01-08
US461,715 1990-01-08

Publications (2)

Publication Number Publication Date
KR910014995A true KR910014995A (ko) 1991-08-31
KR0170774B1 KR0170774B1 (ko) 1999-03-30

Family

ID=23833659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000169A KR0170774B1 (ko) 1990-01-08 1991-01-08 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조

Country Status (11)

Country Link
US (1) US5327006A (ko)
EP (1) EP0462270B1 (ko)
JP (1) JPH04506588A (ko)
KR (1) KR0170774B1 (ko)
AT (1) ATE196035T1 (ko)
BR (1) BR9007213A (ko)
CA (1) CA2033780C (ko)
DE (1) DE69033619T2 (ko)
ES (1) ES2152919T3 (ko)
TW (1) TW197532B (ko)
WO (1) WO1991011028A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
JPH06151573A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 半導体集積回路装置
US5644157A (en) * 1992-12-25 1997-07-01 Nippondenso Co., Ltd. High withstand voltage type semiconductor device having an isolation region
EP0628996B1 (en) * 1992-12-25 1999-05-12 Denso Corporation High withstand-voltage semiconductor device with dielectric isolation
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
US5448104A (en) * 1993-07-17 1995-09-05 Analog Devices, Inc. Bipolar transistor with base charge controlled by back gate bias
SE513512C2 (sv) * 1994-10-31 2000-09-25 Ericsson Telefon Ab L M Halvledaranordning med ett flytande kollektorområde
DE19611692C2 (de) * 1996-03-25 2002-07-18 Infineon Technologies Ag Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren
US6242792B1 (en) 1996-07-02 2001-06-05 Denso Corporation Semiconductor device having oblique portion as reflection
KR100319615B1 (ko) 1999-04-16 2002-01-09 김영환 반도체 장치에서의 소자격리방법
JP2001351266A (ja) * 2000-04-06 2001-12-21 Fujitsu Ltd 光ピックアップ及び光記憶装置
JP3730483B2 (ja) * 2000-06-30 2006-01-05 株式会社東芝 バイポーラトランジスタ
US6486043B1 (en) 2000-08-31 2002-11-26 International Business Machines Corporation Method of forming dislocation filter in merged SOI and non-SOI chips
US6624449B1 (en) * 2001-07-17 2003-09-23 David C. Scott Three terminal edge illuminated epilayer waveguide phototransistor
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
US8350352B2 (en) * 2009-11-02 2013-01-08 Analog Devices, Inc. Bipolar transistor
JP5971035B2 (ja) * 2012-08-29 2016-08-17 トヨタ自動車株式会社 半導体装置
CN105409005B (zh) * 2013-08-23 2019-04-02 英特尔公司 在mos晶体管的iv族衬底上沉积的iii-v沟道的高阻层

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953255A (en) * 1971-12-06 1976-04-27 Harris Corporation Fabrication of matched complementary transistors in integrated circuits
US4602268A (en) * 1978-12-20 1986-07-22 At&T Bell Laboratories High voltage dielectrically isolated dual gate solid-state switch
US4232328A (en) * 1978-12-20 1980-11-04 Bell Telephone Laboratories, Incorporated Dielectrically-isolated integrated circuit complementary transistors for high voltage use
US4587656A (en) * 1979-12-28 1986-05-06 At&T Bell Laboratories High voltage solid-state switch
US4309715A (en) * 1979-12-28 1982-01-05 Bell Telephone Laboratories, Incorporated Integral turn-on high voltage switch
US4868624A (en) * 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
JPS58171856A (ja) * 1982-04-02 1983-10-08 Hitachi Ltd 半導体集積回路装置
US4819049A (en) * 1985-09-16 1989-04-04 Tektronix, Inc. Method of fabricating high voltage and low voltage transistors using an epitaxial layer of uniform thickness
US4665425A (en) * 1985-10-16 1987-05-12 Harris Corporation Fabrication of vertical NPN and PNP bipolar transistors in monolithic substrate

Also Published As

Publication number Publication date
CA2033780A1 (en) 1991-07-09
TW197532B (ko) 1993-01-01
EP0462270A1 (en) 1991-12-27
WO1991011028A1 (en) 1991-07-25
US5327006A (en) 1994-07-05
EP0462270A4 (en) 1994-03-18
DE69033619T2 (de) 2001-04-26
CA2033780C (en) 1996-07-30
BR9007213A (pt) 1992-02-18
DE69033619D1 (de) 2000-10-05
KR0170774B1 (ko) 1999-03-30
EP0462270B1 (en) 2000-08-30
ES2152919T3 (es) 2001-02-16
ATE196035T1 (de) 2000-09-15
JPH04506588A (ja) 1992-11-12

Similar Documents

Publication Publication Date Title
KR910014995A (ko) 낮은 콜렉터저항을 갖도록 얇고 유전체에 의해 격리된 영역으로 구성되는 트랜지스터의 구조
EP0111803B1 (en) Lateral insulated-gate rectifier structures
KR970072486A (ko) 절연 게이트형 반도체 장치 및 그 제조방법
JPH0336311B2 (ko)
JPH09283754A (ja) 高耐圧半導体装置
EP0185415B1 (en) Conductivity-enhanced combined lateral mos/bipolar transistor
KR970067928A (ko) 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터
JPH06349849A (ja) 高耐圧薄膜半導体装置
US5381031A (en) Semiconductor device with reduced high voltage termination area and high breakdown voltage
JPS62131580A (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
JP2633145B2 (ja) 半導体横方向絶縁ゲートバイポーラトランジスタ装置
US4713681A (en) Structure for high breakdown PN diode with relatively high surface doping
US5373183A (en) Integrated circuit with improved reverse bias breakdown
JP2005517283A (ja) ラテラル絶縁ゲートバイポーラトランジスタデバイス
GB1495358A (en) Semiconductor devices
US6995453B2 (en) High voltage integrated circuit including bipolar transistor within high voltage island area
JP2830744B2 (ja) 集積化デバイス
KR0138917B1 (ko) 반도체 소자
US5939759A (en) Silicon-on-insulator device with floating collector
US6815795B2 (en) High voltage resistive structure integrated on a semiconductor substrate
GB1365392A (en) Semiconductor switching device
KR950034825A (ko) 반도체장치
JP2002299465A (ja) 半導体装置
JP2001102388A (ja) 高耐圧半導体装置
KR19980055024A (ko) 플래나 링 구조를 가지는 바이폴라 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021010

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee