KR910014825A - 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법 - Google Patents

데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법 Download PDF

Info

Publication number
KR910014825A
KR910014825A KR1019900021287A KR900021287A KR910014825A KR 910014825 A KR910014825 A KR 910014825A KR 1019900021287 A KR1019900021287 A KR 1019900021287A KR 900021287 A KR900021287 A KR 900021287A KR 910014825 A KR910014825 A KR 910014825A
Authority
KR
South Korea
Prior art keywords
data
memory
register
array
processing
Prior art date
Application number
KR1019900021287A
Other languages
English (en)
Other versions
KR940002904B1 (ko
Inventor
글렌 에이킬 리챠드
죤 피니스 스티븐
포터 기어 챨스
거스트 슈미러 권틴
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR910014825A publication Critical patent/KR910014825A/ko
Application granted granted Critical
Publication of KR940002904B1 publication Critical patent/KR940002904B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리 어레이 테스팅을 도시하는 제2도에서의 타이밍 선도와 동일한 타이밍 선도.

Claims (9)

  1. 비트 엔코드된 데이타를 처리하기 위햐여, 비트 엔코드된 데이터를 조작하는 적어도 하나 이상의 처리 장치를 포함한 처리 구성과, 비트 엔코드된 데이타를 기억하는 메모리 어레이를 포함한 메모리와, 처리 구성 및 메모리에 연결되어 처리 구성과 메모리간에서 비트 엔코드된 데이타를 전송하는 인터페이스와, 처리 장치 구성에서 데이타 패턴을 발생하여 이 데이타 패턴을 인터페이스를 통해 메모리에 전송시키는 수단과, 상기 메모리내에서 데이타 패턴이 메모리 어레이에 기억된 후 데이타 패턴의 보전성을 검증하는 데이타 조작 수단을 구비하며, 상기 처리 구성은 데이타가 기억되어져야 하는 데이타 어레이에서 선택된 영역에 대응하는 비교 코맨드 및 어드레스 데이타를 발생시키는 수단을 포함하며, 상기 데이타 조작 수단은 처리기 구성으로부터 데이타 패턴을 수신하는 제1중간 데이타 보유 수단과, 제2중간 데이타 보유 수단과, 비교 코맨드 및 어드레스 데이타에 응답하여 제1보유 수단의 데이타 패턴을 메모리 어레이의 선택된 영역내에 기록하고, 선택된 영역에서의 데이타를 제2중간 데이타 보유 수단의 데이타보유 수단내로 판독 출력하고, 제1및 제2중간 보유 수단의 데이타를 비교하여, 제2보유 수단 내의 데이타가 제1보유 수단내의 데이타와 동일하지 않으면 에러를 표시하는 수단을 포함하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 메모리는 다수의 메모리 카드를 포함하며, 메모리 카드 각각은 데이타 에레이와, 처리 장치중 하나로부터 데이타 패턴을 수신하는 보유 레지스터와 메모리 에레이에서 판독 출력된 데이타를 수신하는 비교 레지스터와, 보유 레지시터 및 비교 레지스터의 내용을 비교하는 비교기 회로를 포함하며, 상기 보유 레지스터 및 비교 레지스터는 제1 및 제2중간 데이타 보유 수단을 제공하는 데이타 처리 시스템.
  3. 제2항에 있어서, 상기 인터페이스는 데이타 패턴을 전송하는 데이타 버스와, 비교 코맨드 및 어드레스 정보를 전송하는 코맨드/어드레스 버스를 처리 구성 및 모든 메로리 카드에 의해 공유되어지는 데이타 처리 시스템.
  4. 제3항에 있어서, 상기 메모리 카드 각각은 상태 레지스터를 포함하며, 상기 수단은 비교 코맨드에 응답하여 제1 및 제2보유 수단내의 데이타가 동일하지 않으면 상태 레지스터에 에러를 표시하는 데이타 처리 시스템.
  5. 제4항에 있어서, 상기 인터페이스는 관련된 메모리 카드에서 처리 구성으로 상태 레지스터중 관련된 레지스터의 에러표시를 전달하는 통신 버스를 포함하는 데이타 처리 시스템.
  6. 비트 엔코드된 데이타를 조작하는 최소한 하나 이상의 처리기와, 비트 엔코드된 데이타를 각각 기억하는 다중 메모리 에레이를 갖는 메모리와, 처리 구성과 메모리에 연결되어 처리 구성과 메모리간에서 비트 엔코드된 데이타를 전송하는 인터페이스를 포함한 데이타 처리 시스템에서, 다중 메모리 에레이를 테스팅하는 처리 방법으로서, (a)제1메모리 어레이에서 선태된 영역에 대응하는 비교 코맨드 및 어드레스 정보를 발생하기 위해 처리기를 사용하고, 선택된 영역에서 기억하기 위한 데이타 패턴을 발생시키기 위해 처리기를 또한 사용하는 단계와, (b)코맨드 및 어드레스 정보를 인터페이스를 통해 메모리에 전송하는 단계와, (c) 데이타 패턴을 인터페이스를 통해 메모리에 전송하는 단계와, (d) 코맨드 및 어드레스 정보에 응답하여, 메모리의 제1레지스터에 데이타 패턴을 기억시키고, 제1레지스터에 데이타패턴의 기록을 보유하는 동안 선택된 영역에서의 어레이에 데이타를 기억시키고, 데이타 패턴을 어레이에 기억시킨 다음 선택된 영역으로부터 데이타를 판독하고, 제1레지스터에 포함된 데이타와 어레이로부터 판독된 데이타를 비교하는 단계와, (e)단계(d)의 적어도 일부를 실행함과 동시에 다른 메모리 에레이를 위해 단계(a) 내지(d)를 반복하는 단계를 포함하는 메모리 어레이 테스팅 처리 방법.
  7. 제6항에 있어서, 데이타를 비교한 후, 제2레지스터에 포함된 데이타가 제1레지스터에 포함된 데이타와 동일하지 않으면 에러 표시를 발생하는 단계를 또한 포함하는 메모리 어레이 테스팅 처리 방법.
  8. 제7항에 있어서, 데이타 패턴을 제1레지스터 및 어레이에 기억시키고, 데이타를 제2레지스터에 판독 입력시키고, 데이타를 비교하는 상기 단계는, 메모리에 존재하는 논리 회로로 모두 실행되어지는 메모리 어레이 테스팅 처리 방법.
  9. 제7항에 있어서, 에러 표시를 발생하는 상기 단계는, 메모리 상태 레지스터에 에러 표시를 제공하고, 인터페이스를 통해 에러 표시를 처리기 구성에 전달하는 단계를 포함하는 메모리 어레이 테스팅 처리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021287A 1990-01-24 1990-12-21 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법 KR940002904B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46962090A 1990-01-24 1990-01-24
US469620 1990-01-24
US469,620 1990-01-24

Publications (2)

Publication Number Publication Date
KR910014825A true KR910014825A (ko) 1991-08-31
KR940002904B1 KR940002904B1 (ko) 1994-04-07

Family

ID=23864458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021287A KR940002904B1 (ko) 1990-01-24 1990-12-21 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법

Country Status (6)

Country Link
EP (1) EP0441088A1 (ko)
JP (1) JPH03226852A (ko)
KR (1) KR940002904B1 (ko)
CN (1) CN1031083C (ko)
BR (1) BR9100160A (ko)
CA (1) CA2030939C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375097B1 (ko) * 1994-10-07 2003-04-21 빈코 닉스도르프 인터네셔널 게엠베하 영구적인기억장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485594A (en) * 1992-07-17 1996-01-16 International Business Machines Corporation Apparatus and method using an atomic fetch and add for establishing temporary ownership of a common system resource in a multiprocessor data processing system
EP0652568A1 (en) * 1993-11-10 1995-05-10 International Business Machines Corporation Memory card tester
US7320100B2 (en) 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
US20060179380A1 (en) * 2005-01-14 2006-08-10 Ivo Tousek On-chip electronic hardware debug support units having execution halting capabilities
CN102156687A (zh) * 2011-04-06 2011-08-17 南京数模微电子有限公司 融合架构处理器芯片
US10747611B2 (en) * 2018-01-15 2020-08-18 Microchip Technology Incorporated Safety enhancement for memory controllers
CN113704154B (zh) * 2021-07-30 2024-02-23 浙江亚太智能网联汽车创新中心有限公司 一种感知***通用接口集成***及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342084A (en) * 1980-08-11 1982-07-27 International Business Machines Corporation Main storage validation means
JPS61156348A (ja) * 1984-12-27 1986-07-16 Nec Corp 記憶装置
JPS6325749A (ja) * 1986-07-18 1988-02-03 Nec Corp 半導体記憶素子
US4782486A (en) * 1987-05-14 1988-11-01 Digital Equipment Corporation Self-testing memory
JPS63303448A (ja) * 1987-06-03 1988-12-12 Nec Corp デ−タ記憶回路
JPH01140358A (ja) * 1987-11-27 1989-06-01 Mitsubishi Electric Corp ランダム・アクセス・メモリ書込み誤り検出回路
JPH01233642A (ja) * 1988-03-15 1989-09-19 Fujitsu Ltd メモリプリント板
DE68923531T2 (de) * 1988-04-01 1996-04-04 Digital Equipment Corp Verfahren und vorrichtung zum speicherselbsttest.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375097B1 (ko) * 1994-10-07 2003-04-21 빈코 닉스도르프 인터네셔널 게엠베하 영구적인기억장치

Also Published As

Publication number Publication date
JPH03226852A (ja) 1991-10-07
KR940002904B1 (ko) 1994-04-07
CA2030939C (en) 1995-02-14
BR9100160A (pt) 1991-10-22
CN1053694A (zh) 1991-08-07
EP0441088A1 (en) 1991-08-14
CN1031083C (zh) 1996-02-21

Similar Documents

Publication Publication Date Title
US4933909A (en) Dual read/write register file memory
JPS613400A (ja) チツプ上の高密度メモリを試験する方法と装置
KR890008829A (ko) 반도체 기억장치
US4654787A (en) Apparatus for locating memory modules having different sizes within a memory space
KR880014464A (ko) 자체 시험 메모리 시스템을 가진 데이타 처리 시스템
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
JPH0137788B2 (ko)
KR840008849A (ko) 버퍼 기억장치 제어 시스템
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
JP2894691B2 (ja) メガビツト・メモリモジユールのテスト方法および装置
US4388701A (en) Recirculating loop memory array having a shift register buffer for parallel fetching and storing
JPS6476600A (en) Semiconductor memory device
GB2276744A (en) Memory module with parity bit emulation.
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
KR870011615A (ko) 부분 서입 제어장치
US4183464A (en) Hash-coding data storage apparatus with error suppression
KR910012955A (ko) 데이타 처리 시스템
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
KR960012005A (ko) 반도체 메모리
KR920003159A (ko) 프로그램 가능 논리 장치들의 고속 테스팅
KR960018117A (ko) 집적회로의 랜덤 액세스 메모리 및 이를 테스팅하는 방법
US3891839A (en) Method and apparatus for identifying an invalid character code
JPH0249520B2 (ko)
KR100680457B1 (ko) 난드 플래시 메모리 소자의 데이터 출력 회로 및 이를이용한 데이터 출력 방법
JPS6244352B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee