JPS6325749A - 半導体記憶素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置に使用される半導体記憶素子に関
する。

（従来の技術） 従来、この種の半導体記憶素子は素子自体には診断機能
が存在せず、アドレス信号群、書込みデータ群、読出し
／ｆ込み指定信号全入力し、読出しデータを出力する端
子全有する構成のみであつ念。

その念め情報処理装置が装置内に診断機能を有し記憶素
子の診断をしていた。

（発明が解決しようとする問題点） ところで最近の急激な技術革進によって記憶谷１が著し
く増加し、これに伴ない装置の記憶容量も飛躍的に増加
し℃きている。そのため、従来のように逐次的自己診断
で全容ｔを診断することは診断時間が長大化し、システ
ム運用上間暗になる場合が多くなってきた。

本発明の目的は情報処理装置における記憶素子におい℃
、記憶素子自体に診断機能？設けることにより、診断全
記憶素子毎に同時実行させ診断に要する時間を短縮する
ことができる半導体記憶素子上提供することにある。

（問題点？ａｌ−解決するための手段）前記目的？達成
するために本発明による半導体記憶素子はアドレス宕号
群、書込みデータ群および書込み指定信号？受けて、メ
モリセルに書込みデータを格納し、アドレス信号群およ
び読出し指定信号を受けてメモリセルよジ格納データを
読出す半導体記憶素子において、診断モード要求に受け
たとき、診断モード全出力するとともにアドレスカウン
タクロック、書込みテストパターン指定信号読出しまた
は書込み指定信号およびエラーｆ突出クロック？それぞ
れのタイミングで発生する診断モードタイミング発生回
路と、前記アドレスカウンタクロックの入力により診断
アドレス信号′（Ｉｌ−発生する診断アドレス発生用ア
ドレスカウンタと、前記書込みテストパターン指定信号
により診断データを発生する診断データ発生回路と、前
記診断モードを受けたとき前記アドレス信号群を８析ア
ドレス信号に切換える第１切換回路と、前記診断モード
を受は念とき前記書込みデータ群全診断データに切換え
る第２切換回路と、前記診断モードを受は九とき、前記
挽出し／書込み指定信号を診断モードタイミング発生回
路の出力する読出し／書込み指定信号に切換える第３切
換回路と、前記診断データと前記メモリセルに格納し、
胱出し之診断データと金比収する現出しデータ比較回路
と、前記読出しデータ比較回路によりエラーが検出され
之とき、これを記憶するフリップフロップとを設はて構
成されている。

次に本発明について図面全参照し℃説明する。

第１図は本発明による半導体記憶素子の概念全示すブロ
ック図である。メモリセル１の周辺に診断アドレス、発
生用アドレスカウンタ４、診断データ発生回路５、デー
タ比較回路９、診断モードタイミング発生回路１３、エ
ラー７リツプフロツグ１０、切換回路３．６および１？
が設置られている。制御信号（診断モード豊水信号）１
２により診断モードになると、上位装置からのアドレス
砕２、曹込みデータ＃７、現出し／書込み指定信号２１
は切換回路３．６および１４によって診断用アドレス、
診断用データおよび読出し／書込み信号にそれぞれ切換
えられ、メモリ素子１の診断全実行する。メモリ１から
の読出しデータは端子８で外部に出力されるが、その読
出しデータと診断データとがデータ比較回路９で比較さ
れ、その結果、エラーが検出されるとエラーフリップフ
ロップ１０に記憶され、端子１１全経由して図示しない
上位装置へ報告される。

また、メモリ素子内に電源投入時初期化信号発生回路を
設置し、　Ｆ！ｔｌＪ御信号を発信号せれば、電源投入
ごとに診断が可能となる。

（実施例） 次に第２図以下の図面を用いて実施例について説明する
。

第２図は本発明による半導体記憶素子の実施！ｊｔ示す
ブロック図である。

第２図は２５６にワード×１ビットのメモリ素子の場合
を示している。

アドレス９２の入力端子２−０〜２−１７は遠近回路３
−０〜３−１７経由でメモリセル１のアドレス部ａＯ〜
ａ　１７に接続されている。診断モード要求信号１２が
ＯＮになると診断モードタイミング発生回路１３におい
てｑ！ｒ種の制御信号が作られ診断上−ドとなりメモリ
セル１をテストする。

アドレスカウンタ４はメモリセルｌに診断用アドレスを
供給する。

診断時の書込みデータはアドレスカウンタの最下位ビッ
ト情報を利用しており、その極性を選択回路５−２で選
択することにより２種の診断パターンが利用できる。

切換回路６は外部からの通常書込みデータと診断データ
を選択するものであり、その出力はメモリセルの畜込み
データ入力’ＦＡ　Ｄ　ｉ　ｎに導ひかれる。

メモリセルの読出し出力Ｄ　ｏｕｔは読出し出刃端子８
に接続され、かつ１診断モード時には、選択回路６の査
込みデータと排他的ノア回路９により比較照合され、不
一致の場合は、エラーフリップフロップ１０にその結果
が格納される。

その情報は端子１１’に経由して外部に報告される。

次に第３図のタイムチャー１用いて、本実施例の動作を
説明する。

第３図において診断モード要求信号１２がＯＮになると
診断モード１４が診断モードタイミング発生回路１３で
作られる。本実施例の場合、診断モード信号１４は診断
サイクルが１サイクル終了すると自動的に内部でＯＦＦ
となる。

診断モードタイミング発生回路１３には制御クロック２
０が与えられており、このクロックを基にアドレスカウ
ンタクロック１７、エラー検出クロック１８が作り出さ
れる。

アドレスカウンタ４の出力信号はＯ＠地よりＮ番地（不
実施例の場合、２６２，１４３ｅ地）までの組合せを出
力する。

診断モード時の胱出し／書込み指定１５も診断モード発
生回路１３で作り出され、最初にＯ番地からＮ番地まで
’に！込み（サブサイクル１）、次００番地からＮ番地
まではそれを絖出す（サブサイクル２）。このとき、書
込みデータはアドレスの最下位ビットの情報全利用して
いるので０．１，２．・・・・・・Ｎ番地には各々０　
、１　、０゜・・・・・・１のデータがサブサイクル１
で書込まれ、それがサブサイクル２でノ１０次胱出読出
てアドレス最下位ビット情報と読出しデータが比較され
る。

さらにサブサイクル３では、書込みデータはアドレス最
下位ビットの逆極性が選択され、同様にサブサイク／Ｌ
／４で比較される。

万一、データ比較が不一致でエラーが発見された場合に
はエラー７リツプフロツプ１０がセットされ、上位装置
に報告される。

第４図、第５図は電源投入時に自動診断ｔさせる場合の
構成およびその動作を説明するための図である。

第４図の回′＃！ｒは積分回路２０．シュミット回路２
１１３個のフリップフロップ２２，２３．２４およびゲ
ート２５で構成され、メモリ素子内に組込まれる。装置
の電源ｉＯＮにすると論理回路用電圧Ｖｃｃが立上る。

抵抗ＲとコンデンサＣとからなる積分回路２１はこれ全
積分し、第５図（２１）のような立上がりとなる。この
積分出力がシュミット回路に入力するとその出力Ｂは第
５図（２２）のようなタイミングになる。これをシフト
用フリップフロップ２３．２４および２５を通して微分
すると、電源投入直後のみ発生する制御信号Ｆ（２６）
が得られる。ここで各フリップフロップ２３．２４およ
び２５に入力する信号Ｅは第３図の制御クロック２０と
同一である。

なお、制御信号Ｆのパルス幅はシフト用フリップフロッ
プの段数を変えることによＶ変更することができる。

制御信号Ｆは第１〜３図の診断要求信号１２になるもの
で端子には不要となジ、電源投入時にメモリ素子を一介
に自動診断することができる。

（発明の効果） 以上、説明したよりに本発明による半導体記憶素子は内
部に診断ケ行なう回路を設けた構成である。

したがって当該半導体記憶素子全利用した情報処理装置
においては情報処理装置内に別に診断機能回路金膜ける
必要はなく、（面々それぞれの記憶素子内で同時に診断
が可能となるので、短時間で診断が実行できるという効
果がある。

【図面の簡単な説明】

第１図は本発明による半導体記憶素子の概要金示すブロ
ック図、第２図は本発明の実施例を示すブロック図、第
３図は第２図の動作を説明するためのタイムチャート、
第４図は診断要求信号として発生する電源投入時初期化
信号の回路図、第５図は第４図の動作を説明するための
タイムチャートである。 ｌ・・・メモリセル　　　２・・・アドレス群３．６．
１９・・・切換回路 ５・・・診断データ発生回路 ７・・・簀込みデータ群　　８．１１・・・端子９・・
・データ比較回路 １０・・・エラーフリップフロップ １２・・・制御信号（診断モード要求信号）１３・・・
診断モードタイミング発生回路１４・・・診断モード信
号 １５・・・視出し／書込み指定信号 １６・・・書込テストパターン指定信号１７・・・アド
レスカウンタクロック １８・・・エラー検出クロック 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　ロ　　　　寿才１図 ２２図

Claims (2)

【特許請求の範囲】
1. （１）アドレス信号群、書込みデータ群および書込み指
   定信号を受けて、メモリセルに書込みデータを格納し、
   アドレス信号群および読出し指定信号を受けてメモリセ
   ルより格納データを読出す半導体記憶素子において、診
   断モード要求を受けたとき、診断モードを出力するとと
   もにアドレスカウンタクロック、書込みテストパターン
   指定信号読出しまたは書込み指定信号およびエラー検出
   クロックをそれぞれのタイミングで発生する診断モード
   タイミング発生回路と、前記アドレスカウンタクロック
   の入力により診断アドレス信号を発生する診断アドレス
   発生用アドレスカウンタと、前記書込みテストパターン
   指定信号により診断データを発生する診断データ発生回
   路と、前記診断モードを受けたとき前記アドレス信号群
   を診断アドレス信号に切換える第１切換回路と、前記診
   断モードを受けたとき前記書込みデータ群を診断データ
   に切換える第２切換回路と、前記診断モードを受けたと
   き、前記読出し／書込み指定信号を診断モードタイミン
   グ発生回路の出力する読出し／書込み指定信号に切換え
   る第３切換回路と、前記診断データと前記メモリセルに
   格納し、読出した診断データとを比較する読出しデータ
   比較回路と、前記読出しデータ比較回路によりエラーが
   検出されたとき、これを記憶するフリップフロップとを
   設けたことを特徴とする半導体記憶素子。
2. （２）前記診断要求のための信号は電源投入時に発生さ
   せるように構成したことを特徴とする特許請求の範囲第
   １項記載の半導体記憶素子。