KR910008256Y1 - Cmi방식의 데이타 전송시 글리치 제거회로 - Google Patents

Cmi방식의 데이타 전송시 글리치 제거회로 Download PDF

Info

Publication number
KR910008256Y1
KR910008256Y1 KR2019890013542U KR890013542U KR910008256Y1 KR 910008256 Y1 KR910008256 Y1 KR 910008256Y1 KR 2019890013542 U KR2019890013542 U KR 2019890013542U KR 890013542 U KR890013542 U KR 890013542U KR 910008256 Y1 KR910008256 Y1 KR 910008256Y1
Authority
KR
South Korea
Prior art keywords
cmi
data
glitch
circuit
clock
Prior art date
Application number
KR2019890013542U
Other languages
English (en)
Other versions
KR910006230U (ko
Inventor
이규석
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890013542U priority Critical patent/KR910008256Y1/ko
Publication of KR910006230U publication Critical patent/KR910006230U/ko
Application granted granted Critical
Publication of KR910008256Y1 publication Critical patent/KR910008256Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음.

Description

CMI방식의 데이터 전송시 글리치 제거회로
제1도는 본 고안에 따른 회로도.
제2도는 본 고안에 따른 각부의 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : CMI데이터 발생부 20 : 클럭발생부
30 : 글리치 제거부 FF1-FF3 : 플립플롭
G1, G4 : 오아게이트 G2, G3 : 노아게이트
G5 : 익스크루시브 노아게이트
본 고안은 CMI(Coded Mark Inverasion; 이하 CMI라함) 방식의 데이터 전송회로에 관한 것으로서 특히 글러치(Glitch)가 발생하지 않는 CMI 방식의 데이터 전송회로에 관한 것이다.
일반적으로 CMI는 0를 -E에서 E로 극성변환(0, 1)에 대응시키고 1을 E상태(1, 1) 또는, -E상태(-1, -1)로 1타임 슬롯마다 교대로 대응시키는 부호변환 방식이다.
그러므로 종래의 데이터 전송방법은 데이터 전송시 본래의 데이터 전송속도 보다 2배의 전송클럭으로 전송하여야 하는데 데이터 비트레이트(bit rate)와 같은 주기의 클럭을 전송 클럭으로 하여 데이터를 변환 전송함으로서 글러치가 발생되는 문제점이 있었다.
따라서 본 고안의 목적은 CMI코딩이 본래의 데이터 비트 레이트를 2배의 속도로 변환하여 글리치가 제거된 데이터를 출력할 수 있는 회로를 제공함에 있다.
이하 본 고안은 첨부된 도면을 참조하여 상세히 설명한다.
제1도 본 고안에 따른 회로도로서 플립플롭(FF1-FF2) 오아게이트(G1, G4) 노아게이트(G2, G3)를 구성되어 데이터를 입력하여 클럭신호가 인가되면 CMI-코더를 발생하는 CMI데이터 발생부(10)와, 기본주파수를 입력하여 지연시킨후 2배의 기본주파수를 발생하는 클럭발생부(20)와, 상기 CMI코드 발생부(10)의 데이터를 입력하여 주파수제어부(20)의 2배의 기본주파수가 클럭으로 인가되어 글러치가 제거된 데이터를 출력하는 글리치 제거부(30)으로 구성된다.
제2도는 본 고안에 따른 각부의 동작파형도이다.
상술한 구성에 의거 제2도를 참조하여 상세히 설명한다.
입력단자(D)로 제2a도와 같은 데이터를 입력하는 플립플롭(FF1)은 제2b도와 같은 클럭이 인가되면 출력단자(Q)로 제2c도와 같은 신호와 출력단자로 제2d도와 같은 신호를 출력한다.
상기 플립플롭(FF1)의 출력단자로 출력된 신호와 기본주파수(fo)을 입력하는 오아게이트(G1)는 논리 조합하여 클럭신호를 발생하여 플립플롭(FF2)의 클럭단자로 인가된다.
상기 오아게이트(G1)의 출력신호가 클럭신호가 인가되는 플립플롭(FF2)의 출력단자(Q)로 제2e도와 같은 신호를 출력한다.
상기 플립플롭(FF2)의 출력단자로 출력된 신호와 플립플롭(FF1)의로 출력된 신호를 입력하는 노아게이트(G2)는 논리 조합하여 제2f도와 같은 글리치가 발생된 신호를 출력한다.
상기 플립플롭(FF1)의 출력단자(Q1)로 출력되는 신호와 기본주파수(fo)를 입력하는 노아게이트(G3)는 논리조합하여 제2g도와 같은 신호를 출력한다. 상기 두개의 노아게이트(G3-G4)의 출력신호를 입력하는 오아게이트(G4)는 논리조합하여 제2h도와 같이 글리치가 발생된 CMI데이터를 출력하게 된다.
또한 기본주파수(fo)를 입력하는 지연부(21)는 데이터를을 만족시켜 지연 출력한다. 여기서 twm은 플립플롭(FF3)의 허용가능한 클럭입력의 최소 펄스이며 td는 지연시간을 나타낸다. 상기 지연부(21)에서 지연된 데이터와 기본주파수(fo)을 입력하는 익스크루시브 노아게이트(G1)는 논리조합하여 제2i도와 같은 신호를 출력하게 된다.
상기 오아게이트(G4)의 출력데이터를 입력하는 플립플롭(FF3)은 상기 익스크루시브 오아게이트(G5)의 출력신호가 클럭단자로 인가되면 제2j도와 같이 글리치가 제거된 CMI데이터를 출력하게 된다.
상술한 바와 같이 기본주파수의 2배의 클럭신호를 발행하여 글리치가 제거된 데이터를 얻을 수 있으므로 CMI-코더의 신뢰도 및 품질을 향상시킬 수 있는 잇점이 있다.

Claims (1)

  1. CMI방식의 데이터 전송회로의 CMI코더에 있어서, 데이터를 입력하고 기본주파수(fo)가 인가되어 글리치가 발생된 CMI데이터를 발생하는 CMI데이터 발생부(10)와, 기본주파수(fo)를 입력하여 데이터를 지연시킴으로서 2배의 기본주파수를 발생 출력하는 클럭발생부(20)와, 상기 CMI데이터 발생부(10)의 클럭신호를 입력하고 주파수 제어부(20)의 출력신호가 인가되어 글리치가 제어된 CMI데이터를 출력하는 글리치제거부(30)으로 구성됨을 특징으로 하는 회로.
KR2019890013542U 1989-09-12 1989-09-12 Cmi방식의 데이타 전송시 글리치 제거회로 KR910008256Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890013542U KR910008256Y1 (ko) 1989-09-12 1989-09-12 Cmi방식의 데이타 전송시 글리치 제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890013542U KR910008256Y1 (ko) 1989-09-12 1989-09-12 Cmi방식의 데이타 전송시 글리치 제거회로

Publications (2)

Publication Number Publication Date
KR910006230U KR910006230U (ko) 1991-04-24
KR910008256Y1 true KR910008256Y1 (ko) 1991-10-15

Family

ID=19290033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890013542U KR910008256Y1 (ko) 1989-09-12 1989-09-12 Cmi방식의 데이타 전송시 글리치 제거회로

Country Status (1)

Country Link
KR (1) KR910008256Y1 (ko)

Also Published As

Publication number Publication date
KR910006230U (ko) 1991-04-24

Similar Documents

Publication Publication Date Title
EP0150072A2 (en) Decoder
JPH05505496A (ja) マンチェスタ符号信号の復号方法及び復号回路
JPS62269443A (ja) 並列伝送方式
US4746898A (en) Bi-phase decoder
US4325053A (en) Method and a circuit for decoding a C.M.I. encoded binary signal
US4100541A (en) High speed manchester encoder
KR910008256Y1 (ko) Cmi방식의 데이타 전송시 글리치 제거회로
EP0099749B1 (en) Method for converting digital signals and apparatus for carrying out the method
US4837782A (en) CMI decoder
US4928289A (en) Apparatus and method for binary data transmission
KR920005364B1 (ko) Nrz/cmi(ii) 부호 변환장치
JPS62236204A (ja) パルス幅変調装置
US5469430A (en) Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium
US4788605A (en) Receive Manchester clock circuit
JP2572969B2 (ja) スプリツトフエ−ズ符号化回路
KR900008272Y1 (ko) Ppm 데이타의 코딩 및 디코딩회로
KR100236083B1 (ko) 펄스 발생회로
KR100526937B1 (ko) 디퍼런셜코드발생기
KR900005237B1 (ko) Pwm 코딩/디코딩에 의한 디지탈 데이타 전송회로
US6492919B2 (en) Circuit system suitable for codifying NRZ type binary signals into CMI type binary signals
KR0137088Y1 (ko) 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치
KR100368767B1 (ko) 이진 부호화방법 및 장치
KR100314675B1 (ko) 디지털 텔레비전의 양위상 디코더
JPH0338115A (ja) データ送信装置
KR950008790Y1 (ko) 컴퓨터에 의한 디지탈 음성 데이타 재생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030922

Year of fee payment: 13

EXPY Expiration of term