JPS62236204A - パルス幅変調装置 - Google Patents
パルス幅変調装置Info
- Publication number
- JPS62236204A JPS62236204A JP61079253A JP7925386A JPS62236204A JP S62236204 A JPS62236204 A JP S62236204A JP 61079253 A JP61079253 A JP 61079253A JP 7925386 A JP7925386 A JP 7925386A JP S62236204 A JPS62236204 A JP S62236204A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- code
- width modulation
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000008030 elimination Effects 0.000 abstract 2
- 238000003379 elimination reaction Methods 0.000 abstract 2
- 238000013459 approach Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
Landscapes
- Laser Beam Printer (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Fax Reproducing Arrangements (AREA)
- Pulse Circuits (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レーザビームを照射するレーザビームプリ
ンタに係り、特に光ビームの発光をパルス幅変調信号に
基づいて制御するパルス幅変調装置に関するものである
。
ンタに係り、特に光ビームの発光をパルス幅変調信号に
基づいて制御するパルス幅変調装置に関するものである
。
レーザ光と電子写真記録装置とを組合せた方式のレーザ
ビームプリンタが実用化されている（例えば、特開昭５
２−１２８０２１号公報参照）。
ビームプリンタが実用化されている（例えば、特開昭５
２−１２８０２１号公報参照）。
このようなレーザビームプリンタにおいては、中間調画
像を記録するために、レーザ光変調信号をパルス幅変調
し、画素の記録時間を制御している０例えば第６図に示
すようなパルス幅変調装置が提案されている。
像を記録するために、レーザ光変調信号をパルス幅変調
し、画素の記録時間を制御している０例えば第６図に示
すようなパルス幅変調装置が提案されている。
第６図はパルス幅変調装置の一構成例を説明するブロッ
ク図であり、２１はタイミング整合回路で、入力データ
Ｄが入力クロックｅに同期して入力される。入力データ
Ｄは、例えば３ビツトの入力データＤＯ−Ｄ２で構成さ
れており、入力データＤ２は最上位ビットで、入力デー
タＤｏは最下位ビットを示す、この３ビツトの入力デー
タＤにより８種類のパルス幅を指定できる。２２は比較
器（例えば日立製作所型のＨＤ７４ＬＳ８５で構成され
る）で、タイミング整合回路２１から出力される出力デ
ータＡ（３ビツトの出力データＡＯ〜Ａ２で構成される
）と計数クロックｆをカウントする計数器２３（例えば
日立製作所製のＨＤ７４ＬＳ１６３で構成される）の計
数値Ｃとを比較し、Ａ＞Ｃが成立する場合にハイレベル
となる比較結果信号Ｈをグリッチ除去回路２４に出力す
る。グリッチ除去回路２４は、比較データの変化時点で
生ずる後述する比較結果信号Ｈに含まれるグリッチを除
去してパルス信号工を出力する。ｇはクリア信号で、こ
のクリア信号ｇの立上りに同期して計数器２３の計数値
Ｃをクリアする。なお、タイミング整合回路２１は、出
力データＡの送出を後述する内部信号ｊ、ｋによりタイ
ミングを制御している。またこの例では、３ビツトの入
力データＤにより動作を説明しているが、実際の中間調
表現には６４階調程度必要となるが、その場合の入力デ
ータＤは６ビツトの信号となること□ は云うまでも
なく、説明上３ビツトで説明する。
ク図であり、２１はタイミング整合回路で、入力データ
Ｄが入力クロックｅに同期して入力される。入力データ
Ｄは、例えば３ビツトの入力データＤＯ−Ｄ２で構成さ
れており、入力データＤ２は最上位ビットで、入力デー
タＤｏは最下位ビットを示す、この３ビツトの入力デー
タＤにより８種類のパルス幅を指定できる。２２は比較
器（例えば日立製作所型のＨＤ７４ＬＳ８５で構成され
る）で、タイミング整合回路２１から出力される出力デ
ータＡ（３ビツトの出力データＡＯ〜Ａ２で構成される
）と計数クロックｆをカウントする計数器２３（例えば
日立製作所製のＨＤ７４ＬＳ１６３で構成される）の計
数値Ｃとを比較し、Ａ＞Ｃが成立する場合にハイレベル
となる比較結果信号Ｈをグリッチ除去回路２４に出力す
る。グリッチ除去回路２４は、比較データの変化時点で
生ずる後述する比較結果信号Ｈに含まれるグリッチを除
去してパルス信号工を出力する。ｇはクリア信号で、こ
のクリア信号ｇの立上りに同期して計数器２３の計数値
Ｃをクリアする。なお、タイミング整合回路２１は、出
力データＡの送出を後述する内部信号ｊ、ｋによりタイ
ミングを制御している。またこの例では、３ビツトの入
力データＤにより動作を説明しているが、実際の中間調
表現には６４階調程度必要となるが、その場合の入力デ
ータＤは６ビツトの信号となること□ は云うまでも
なく、説明上３ビツトで説明する。
また計数クロックｆは８種のパルス幅を作成するため、
入力クロックｅの８倍の周波数が選択されている。
入力クロックｅの８倍の周波数が選択されている。
第７図は第６図に示したタイミング整合回路２１の構成
を説明する回路図であり、第６図と同一のものには同じ
符号を付している。
を説明する回路図であり、第６図と同一のものには同じ
符号を付している。
この図において、３１〜３５はＤ型フリップフロップ回
路で、周知の集積回路１例えば日立製作所製のＨＤ７４
ＬＳ７４Ａで構成される。Ｄ型フリップフロップ回路３
１のＱ出力端子からの内部信号ｊはＤ型フリップフロッ
プ回路３２のＤ入力端子に入力される。３６はナントゲ
ート回路で、例えば日立製作所製のＨＤ７４ＬＳＯＯで
構成される。これらの集積回路はトランジスタ・トラン
ジスタ論理回路（ＴＴＬ）と呼ばれるものである。さら
に高速な処理速度が必要となる場合はエミッタ結合論理
回路（Ｅ ＣＬ）等の周知の集積回路を使用すればよい
、ナントゲート回路３６は内部信号ｊとＤ型フリップフ
ロップ回路３２の反転Ｑ出力端子からの出力とのナンド
をとり、クリア信号ｇを出力する。
路で、周知の集積回路１例えば日立製作所製のＨＤ７４
ＬＳ７４Ａで構成される。Ｄ型フリップフロップ回路３
１のＱ出力端子からの内部信号ｊはＤ型フリップフロッ
プ回路３２のＤ入力端子に入力される。３６はナントゲ
ート回路で、例えば日立製作所製のＨＤ７４ＬＳＯＯで
構成される。これらの集積回路はトランジスタ・トラン
ジスタ論理回路（ＴＴＬ）と呼ばれるものである。さら
に高速な処理速度が必要となる場合はエミッタ結合論理
回路（Ｅ ＣＬ）等の周知の集積回路を使用すればよい
、ナントゲート回路３６は内部信号ｊとＤ型フリップフ
ロップ回路３２の反転Ｑ出力端子からの出力とのナンド
をとり、クリア信号ｇを出力する。
第８図は第６図に示したグリッチ除去回路２４の構成を
説明する回路図であり、第６図と同一のものには同じ符
号を付している。
説明する回路図であり、第６図と同一のものには同じ符
号を付している。
この図において、４１はＤ型のフリップフロップ回路で
、周知の集積回路、例えば日立製作所製のＨＤ７４ＬＳ
７４Ａで構成され、そのクロック入力端子に計数クロッ
クｆを入力し、Ｄ入力端子に比較結果信号Ｈを入力する
と、その出力端子Ｑよりグリッジが除去されたパルス信
号Ｉが得られる。
、周知の集積回路、例えば日立製作所製のＨＤ７４ＬＳ
７４Ａで構成され、そのクロック入力端子に計数クロッ
クｆを入力し、Ｄ入力端子に比較結果信号Ｈを入力する
と、その出力端子Ｑよりグリッジが除去されたパルス信
号Ｉが得られる。
第９図は第６図〜第８図の動作を説明するためのタイミ
ングチャートであり、第６図〜第８図と同一のものには
同じ符号を付している。
ングチャートであり、第６図〜第８図と同一のものには
同じ符号を付している。
入力データＤは第７図に示したＤ型フリップフロップ回
路３３〜３５のＤ入力端子に入力され、Ｄ型フリップフ
ロップ回路３１．３２のＤ入力端子に入力される計数ク
ロックｆによりＤ型フリップフロップ回路３１．３２の
Ｑ出力端子から出力される内部信号ｋに同期してＤ型フ
リップフロップ回路３３〜３５のＱ出力端子より出力デ
ータＡｏ−Ａ２が比較器２２に出力される。このとき、
計数器２３は計数クロックｆをＯ〜７まで計数し、計数
値Ｃを比較器２２に出力する。比較器２２は計数値Ｃと
出力データＡとを比較し、Ａ〉Ｃが成立する場合に、ハ
イレベルとなる比較結果信号Ｈをグリッジ除去回路２４
、すなわち第８図に示すＤ型フリップフロップ回路４１
のＤ入力端子に出力する。このＤ型フリップフロップ回
路４１のクロック入力端子には計数クロックｆが入力さ
れ、第９図の比較結果信号Ｈに現れる比較データＣの変
化時点で生ずるグリッジ（第９図に示した比較結果信号
Ｈの縦線部）と呼ばれる不要な信号を除去し、パルス幅
変調信号Ｉ゛を得る。
路３３〜３５のＤ入力端子に入力され、Ｄ型フリップフ
ロップ回路３１．３２のＤ入力端子に入力される計数ク
ロックｆによりＤ型フリップフロップ回路３１．３２の
Ｑ出力端子から出力される内部信号ｋに同期してＤ型フ
リップフロップ回路３３〜３５のＱ出力端子より出力デ
ータＡｏ−Ａ２が比較器２２に出力される。このとき、
計数器２３は計数クロックｆをＯ〜７まで計数し、計数
値Ｃを比較器２２に出力する。比較器２２は計数値Ｃと
出力データＡとを比較し、Ａ〉Ｃが成立する場合に、ハ
イレベルとなる比較結果信号Ｈをグリッジ除去回路２４
、すなわち第８図に示すＤ型フリップフロップ回路４１
のＤ入力端子に出力する。このＤ型フリップフロップ回
路４１のクロック入力端子には計数クロックｆが入力さ
れ、第９図の比較結果信号Ｈに現れる比較データＣの変
化時点で生ずるグリッジ（第９図に示した比較結果信号
Ｈの縦線部）と呼ばれる不要な信号を除去し、パルス幅
変調信号Ｉ゛を得る。
さて、理想的な中間調画像を得るためには、パルス幅変
調信号Ｉが第１０図に示すように、パルス幅変調信号Ｉ
の時間的中心の位相と入力クロックｅが立上る位相との
差が一定であるのが最適であるが、上述した例によると
、第９図から分かるように、入力クロックｅとパルス幅
変調信号Ｉの位相差は、立上りエツジにおいて一定であ
る。このため、第１１図に示すように１例えば入力デ−
タＤが１６進表示で、７，６．・・・２０のそれぞれの
場合のパルス幅変調信号Ｉの立上がりの位相は入力クロ
ックｅの立上りから一定の位相に一致してしまう、この
ため、レーザビームプリンタにおいて、上述のパルス幅
変調信号Ｉに基づいて中間調画像を記録すると、記録ド
ツトの大きさによってドツトの中心位置がずれて、不自
然な記録画像となってしまう問題点があった。
調信号Ｉが第１０図に示すように、パルス幅変調信号Ｉ
の時間的中心の位相と入力クロックｅが立上る位相との
差が一定であるのが最適であるが、上述した例によると
、第９図から分かるように、入力クロックｅとパルス幅
変調信号Ｉの位相差は、立上りエツジにおいて一定であ
る。このため、第１１図に示すように１例えば入力デ−
タＤが１６進表示で、７，６．・・・２０のそれぞれの
場合のパルス幅変調信号Ｉの立上がりの位相は入力クロ
ックｅの立上りから一定の位相に一致してしまう、この
ため、レーザビームプリンタにおいて、上述のパルス幅
変調信号Ｉに基づいて中間調画像を記録すると、記録ド
ツトの大きさによってドツトの中心位置がずれて、不自
然な記録画像となってしまう問題点があった。
この発明は、上記の問題点を解消するためになされたも
ので、入力画像レベルに対応したパルス幅変調信号の時
間的中心位相が記録ドツトの中心位置に一致させること
ができるパルス幅変調装置を得ることを目的とする。
ので、入力画像レベルに対応したパルス幅変調信号の時
間的中心位相が記録ドツトの中心位置に一致させること
ができるパルス幅変調装置を得ることを目的とする。
Ｃ問題点を解決するための手段〕
この発明に係るパルス幅変調装置は、入力される所定の
クロック信号を順次計数する計数手段と、この計数手段
が順次計数する計数値を所定のコード信号に順次変換す
るコード変換手段と、このコード変換手段が変換したコ
ード信号と変調信号のパルス幅を指示するコード信号と
を比較して所定のパルス幅を有するパルス幅変調信号を
発生させるパルス発生手段とを設けたものである。
クロック信号を順次計数する計数手段と、この計数手段
が順次計数する計数値を所定のコード信号に順次変換す
るコード変換手段と、このコード変換手段が変換したコ
ード信号と変調信号のパルス幅を指示するコード信号と
を比較して所定のパルス幅を有するパルス幅変調信号を
発生させるパルス発生手段とを設けたものである。
この発明においては、計数手段が順次計数した入力クロ
ックの計数値をコード変換手段が所定のコード信号に順
次変換する。そして、変換されたコード信号と変調信号
のパルス幅を指示するコード信号とをパルス発生手段が
比較して、所定のパルス幅を有するパルス幅変調信号を
発生させる。
ックの計数値をコード変換手段が所定のコード信号に順
次変換する。そして、変換されたコード信号と変調信号
のパルス幅を指示するコード信号とをパルス発生手段が
比較して、所定のパルス幅を有するパルス幅変調信号を
発生させる。
第１図はこの発明の一実施例を示すパルス幅変調装置の
構成を説明するブロック図であり、第６図と同一の機ｍ
を有するものには同じ符号を付している。
構成を説明するブロック図であり、第６図と同一の機ｍ
を有するものには同じ符号を付している。
この図において、１はこの発明のコード変換手段をなす
コード変換器で、計数器２３が計数した計数値Ｃ（計数
値データｃ、−ｃ２ ）を後述する３ビツトとからなる
コード信号Ｂ （Ｂｏ ”Ｂ２ ）に変換して比較器２
２に出力する。なお、比較器２２はこの発明のパルス発
生手段を兼ねるものである。
コード変換器で、計数器２３が計数した計数値Ｃ（計数
値データｃ、−ｃ２ ）を後述する３ビツトとからなる
コード信号Ｂ （Ｂｏ ”Ｂ２ ）に変換して比較器２
２に出力する。なお、比較器２２はこの発明のパルス発
生手段を兼ねるものである。
第２図は第１図に示すコード変換器１の構成を説明する
回路図であり、１１〜１４はナントゲート回路で、ナン
トゲート回路１１には計数値データＣＩ、Ｃ２が入力さ
れ、ナントゲート回路１２には計数値データＣｏ、Ｃ２
が入力され、ナントゲート回路１３には計数値データｃ
、、ｃ２をインバータ回路１７．１８で反転したデータ
が入力され、ナントゲート回路１４には計数値データＣ
２＋ ＣＧ をインバータ回路１７．１９で反転したデ
ータが入力される。１５．１６はインバートオア回路で
、インバートオア回路１５はナントゲート回路１１．１
３とのインバートオアをとり、コード信号Ｂ２を発生さ
せる。インバートオフ回路１６はナントゲート回路１２
．１４とのインバートオアをとり、コード信号Ｂ１を発
生させる。
回路図であり、１１〜１４はナントゲート回路で、ナン
トゲート回路１１には計数値データＣＩ、Ｃ２が入力さ
れ、ナントゲート回路１２には計数値データＣｏ、Ｃ２
が入力され、ナントゲート回路１３には計数値データｃ
、、ｃ２をインバータ回路１７．１８で反転したデータ
が入力され、ナントゲート回路１４には計数値データＣ
２＋ ＣＧ をインバータ回路１７．１９で反転したデ
ータが入力される。１５．１６はインバートオア回路で
、インバートオア回路１５はナントゲート回路１１．１
３とのインバートオアをとり、コード信号Ｂ２を発生さ
せる。インバートオフ回路１６はナントゲート回路１２
．１４とのインバートオアをとり、コード信号Ｂ１を発
生させる。
コード信号Ｂｏは計数値データＣ２と同一のものである
。
。
次に第３図を参照しながらこの発明によるコード変換動
作について説明する。
作について説明する。
第３図はこの発明によるコード変換動作を説明するタイ
ミングチャートであり、第２図、第９図と同一のものに
は同じ符号を付している。
ミングチャートであり、第２図、第９図と同一のものに
は同じ符号を付している。
この図において、ＨＨは前記比較器２２の比較結果信号
で、グリッチ除去回路２４に出力される。ＩＩは前記グ
リッチ除去回路２４から出力されるパルス信号である。
で、グリッチ除去回路２４に出力される。ＩＩは前記グ
リッチ除去回路２４から出力されるパルス信号である。
この図から分かるように、コード変換器１は計数器２３
から出力された計数値Ｃ（Ｏ〜７）をコード信号Ｂ（６
，４，２，０，１，３，５，７）に変換している。この
ため、第４図に示すように、入力データＤ（０〜７）に
対する出力データＡの変化時点に対して、パルス幅変調
信号ＩＩの幅の時間的中心位相が略一定のまま変化して
いる。これは第１０図に示した理想的なパルス幅に比べ
て位相の中心が若干外れているが、例えば６４階調を表
現するために、入力データＤが６ビツト信号になった場
合を想定すると、パルス幅変調信号ＩＩの中心は第１０
図に示す形態に限りなく近づくこととなり、実用Ｅ問題
はなくなる。
から出力された計数値Ｃ（Ｏ〜７）をコード信号Ｂ（６
，４，２，０，１，３，５，７）に変換している。この
ため、第４図に示すように、入力データＤ（０〜７）に
対する出力データＡの変化時点に対して、パルス幅変調
信号ＩＩの幅の時間的中心位相が略一定のまま変化して
いる。これは第１０図に示した理想的なパルス幅に比べ
て位相の中心が若干外れているが、例えば６４階調を表
現するために、入力データＤが６ビツト信号になった場
合を想定すると、パルス幅変調信号ＩＩの中心は第１０
図に示す形態に限りなく近づくこととなり、実用Ｅ問題
はなくなる。
なお、上記実施例では、コード変換器１をナントゲート
回路１１〜１４．インバートオア回路１５．１６から構
成した場合について説明したが、これに限定されること
はなく、周知の集積回路であるＲＯＭ（例えば日立製作
所製のＨＮ３１３６５ Ｆ）あるいはＲＡＭ （例えば
日立製作所製のＨＭ１００４２２）を用いても実現可能
であり、この場合は、入力コードに対して自在に出力コ
ードを設定できるようになる。さらに、ＲＡＭを使用し
た場合には変換すべきコードの設定値を随時自在に書き
変えることができる。
回路１１〜１４．インバートオア回路１５．１６から構
成した場合について説明したが、これに限定されること
はなく、周知の集積回路であるＲＯＭ（例えば日立製作
所製のＨＮ３１３６５ Ｆ）あるいはＲＡＭ （例えば
日立製作所製のＨＭ１００４２２）を用いても実現可能
であり、この場合は、入力コードに対して自在に出力コ
ードを設定できるようになる。さらに、ＲＡＭを使用し
た場合には変換すべきコードの設定値を随時自在に書き
変えることができる。
第５図はこの発明による変換手段をＲＯＭ、ＲＡＭで構
成した場合のタイミングチャートである。
成した場合のタイミングチャートである。
この図から分かるように、ＲＯＭまたはＲＡＭにより、
この実施例の場合には、計数値Ｃ（Ｏ〜７）をコード信
号Ｂ（６，５，１，０，ｌ、２゜’ ６．７）に変
換している。このため、出力データＡが「５」である場
合には、パルス幅変調信号Ｉ工のパルス幅は第３図に示
すパルス幅変調信号Ｉ■のパルス幅よりも小さくなり、
出力データＡが「２」である場合には、パルス幅変調信
号ＩＩのパルス幅は第３図に示すパルス幅変調信号ＩＩ
のパルス幅よりも大きくすることができる。このように
出力データＡに対応して変調パルス幅を自在に設定可能
となる。
この実施例の場合には、計数値Ｃ（Ｏ〜７）をコード信
号Ｂ（６，５，１，０，ｌ、２゜’ ６．７）に変
換している。このため、出力データＡが「５」である場
合には、パルス幅変調信号Ｉ工のパルス幅は第３図に示
すパルス幅変調信号Ｉ■のパルス幅よりも小さくなり、
出力データＡが「２」である場合には、パルス幅変調信
号ＩＩのパルス幅は第３図に示すパルス幅変調信号ＩＩ
のパルス幅よりも大きくすることができる。このように
出力データＡに対応して変調パルス幅を自在に設定可能
となる。
〔発明の効果〕
以上説明したように、この発明は入力される所定のクロ
ック信号を順次計数する計数手段と、この計数手段が順
次計数する計数値を所定のコード信号に順次変換するコ
ード変換手段と、このコード変換手段が変換したコード
信号と変調信号のパルス幅を指示するコード信号とを比
較して所定のパルス幅を有するパルス幅変調信号を発生
させるパルス発生手段とを設けたので、入力データの変
換時点と一定の位相にある時点を中心としてパルス幅変
調信号を発生させることができ、例えばレーザビームプ
リンタにおいては、記録ドツトの中心が一致した自然な
中間調画像を発生させることができる極めて優れた効果
を有する。
ック信号を順次計数する計数手段と、この計数手段が順
次計数する計数値を所定のコード信号に順次変換するコ
ード変換手段と、このコード変換手段が変換したコード
信号と変調信号のパルス幅を指示するコード信号とを比
較して所定のパルス幅を有するパルス幅変調信号を発生
させるパルス発生手段とを設けたので、入力データの変
換時点と一定の位相にある時点を中心としてパルス幅変
調信号を発生させることができ、例えばレーザビームプ
リンタにおいては、記録ドツトの中心が一致した自然な
中間調画像を発生させることができる極めて優れた効果
を有する。
第１図はこの発明の一実施例を示すパルス幅変調装置の
構成を説明するブロック図、第２図は第１図に示すコー
ド変換器の構成を説明する回路図、第３図はこの発明に
よるコード変換動作を説明するタイミングチャート、第
４図はこの発明によるパルス幅変調動作を説明する図、
第５図はこの発明による変換手段をＲＯＭ、ＲＡＭで構
成した場合のタイミングチャート、第６図はパルス幅変
調装置の一構成例を説明するブロック図、第７図は第６
図に示したタイミング整合回路の構成を説明する回路図
、第８図は第６図に示したグリッチ除去回路の構成を説
明する回路図、第９図は第６図〜第８図の動作を説明す
るためのタイミングチャート、第１０図は理想的なパル
ス幅変調動作を説明する図、第１１図は従来のパルス幅
変調動作を説明する図である。 図中、１はコード変換器、２１はタイミング整合回路、
２２は比較器、２３は計数器、２４はグ第１図 第２図 第３図 第４図 Ｄ＝＋ ｊ仁−一 ： Ｄ＝０ 第５図 第６図 第７図 第９図
構成を説明するブロック図、第２図は第１図に示すコー
ド変換器の構成を説明する回路図、第３図はこの発明に
よるコード変換動作を説明するタイミングチャート、第
４図はこの発明によるパルス幅変調動作を説明する図、
第５図はこの発明による変換手段をＲＯＭ、ＲＡＭで構
成した場合のタイミングチャート、第６図はパルス幅変
調装置の一構成例を説明するブロック図、第７図は第６
図に示したタイミング整合回路の構成を説明する回路図
、第８図は第６図に示したグリッチ除去回路の構成を説
明する回路図、第９図は第６図〜第８図の動作を説明す
るためのタイミングチャート、第１０図は理想的なパル
ス幅変調動作を説明する図、第１１図は従来のパルス幅
変調動作を説明する図である。 図中、１はコード変換器、２１はタイミング整合回路、
２２は比較器、２３は計数器、２４はグ第１図 第２図 第３図 第４図 Ｄ＝＋ ｊ仁−一 ： Ｄ＝０ 第５図 第６図 第７図 第９図
Claims (1)
- パルス幅を指定するコード信号に基づいて変調信号のパ
ルス幅を制御するパルス幅変調装置において、入力され
る所定のクロック信号を順次計数する計数手段と、この
計数手段が順次計数する計数値を所定のコード信号に順
次変換するコード変換手段と、このコード変換手段が変
換した前記コード信号と前記変調信号のパルス幅を指示
する前記コード信号とを比較して所定のパルス幅を有す
るパルス幅変調信号を発生させるパルス発生手段とを具
備したことを特徴とするパルス幅変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079253A JPS62236204A (ja) | 1986-04-08 | 1986-04-08 | パルス幅変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079253A JPS62236204A (ja) | 1986-04-08 | 1986-04-08 | パルス幅変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62236204A true JPS62236204A (ja) | 1987-10-16 |
Family
ID=13684688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61079253A Pending JPS62236204A (ja) | 1986-04-08 | 1986-04-08 | パルス幅変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62236204A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258953A (ja) * | 1988-04-08 | 1989-10-16 | Ricoh Co Ltd | レーザ書込み装置 |
| JPH01316762A (ja) * | 1988-06-17 | 1989-12-21 | Ricoh Co Ltd | 画像形成装置 |
| JPH026161A (ja) * | 1988-06-24 | 1990-01-10 | Ricoh Co Ltd | 半導体レーザ駆動装置 |
| JPH0297976A (ja) * | 1988-10-05 | 1990-04-10 | Hitachi Ltd | 走査型画像記録装置 |
| US5017944A (en) * | 1989-03-06 | 1991-05-21 | Victor Company Of Japan, Ltd. | Control system for information recording laser beam |
| JPH0394867U (ja) * | 1990-01-17 | 1991-09-27 | ||
| JPH05500443A (ja) * | 1990-03-02 | 1993-01-28 | オーク テクノロジー インコーポレーテッド | ラスタ印刷機駆動装置 |
| US5255351A (en) * | 1991-02-15 | 1993-10-19 | Victor Company Of Japan, Ltd. | Pulse-width modulation device |
| US5760811A (en) * | 1992-02-27 | 1998-06-02 | Canon Kabushiki Kaisha | Halftone image recording apparatus and method based on first and second timing signals chosen from a plurality of synchronized clocks |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799866A (en) * | 1980-12-15 | 1982-06-21 | Canon Inc | Picture image binary-coding method |
-
1986
- 1986-04-08 JP JP61079253A patent/JPS62236204A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799866A (en) * | 1980-12-15 | 1982-06-21 | Canon Inc | Picture image binary-coding method |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258953A (ja) * | 1988-04-08 | 1989-10-16 | Ricoh Co Ltd | レーザ書込み装置 |
| JPH01316762A (ja) * | 1988-06-17 | 1989-12-21 | Ricoh Co Ltd | 画像形成装置 |
| JPH026161A (ja) * | 1988-06-24 | 1990-01-10 | Ricoh Co Ltd | 半導体レーザ駆動装置 |
| JPH0297976A (ja) * | 1988-10-05 | 1990-04-10 | Hitachi Ltd | 走査型画像記録装置 |
| US5017944A (en) * | 1989-03-06 | 1991-05-21 | Victor Company Of Japan, Ltd. | Control system for information recording laser beam |
| JPH0394867U (ja) * | 1990-01-17 | 1991-09-27 | ||
| JPH05500443A (ja) * | 1990-03-02 | 1993-01-28 | オーク テクノロジー インコーポレーテッド | ラスタ印刷機駆動装置 |
| US5255351A (en) * | 1991-02-15 | 1993-10-19 | Victor Company Of Japan, Ltd. | Pulse-width modulation device |
| US5760811A (en) * | 1992-02-27 | 1998-06-02 | Canon Kabushiki Kaisha | Halftone image recording apparatus and method based on first and second timing signals chosen from a plurality of synchronized clocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0421712A2 (en) | Image forming apparatus, and modulating method therein | |
| LV12526B (en) | Apparatus and method for modulation/demodulation with consecutive minimum runlenght limitation | |
| JPH0452667B2 (ja) | ||
| JPS62236204A (ja) | パルス幅変調装置 | |
| US4456905A (en) | Method and apparatus for encoding binary data | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| JPH04261264A (ja) | パルス幅変調装置 | |
| JPH04316276A (ja) | 画像形成装置 | |
| JPS6249781A (ja) | 画像処理装置 | |
| US4612508A (en) | Modified Miller data demodulator | |
| KR910008256Y1 (ko) | Cmi방식의 데이타 전송시 글리치 제거회로 | |
| JPS60178783A (ja) | デイジタル録画方式 | |
| JP2974318B2 (ja) | 画像処理装置 | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| JP2702110B2 (ja) | 画像処理装置 | |
| KR950007978B1 (ko) | 듀오바이너리 변환 회로 | |
| JP2731881B2 (ja) | マーク率設定回路 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JPS63278415A (ja) | パルス幅変調装置 | |
| KR950004542Y1 (ko) | 서브코드 인터페이스 회로 | |
| JP2718168B2 (ja) | 非ゼロ復帰方式伝送の復調回路 | |
| JPH05160748A (ja) | ディジタル変調回路 | |
| JPH06188740A (ja) | Ｃｍｉ符号復号器 | |
| JPS63222520A (ja) | Ｂ８ｚｓコ−ダ／デコ−ダ回路 | |
| JPS62164349A (ja) | Ｃｍｉ符号化方法及び装置 |