KR0137088Y1 - 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 - Google Patents
통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 Download PDFInfo
- Publication number
- KR0137088Y1 KR0137088Y1 KR2019930030373U KR930030373U KR0137088Y1 KR 0137088 Y1 KR0137088 Y1 KR 0137088Y1 KR 2019930030373 U KR2019930030373 U KR 2019930030373U KR 930030373 U KR930030373 U KR 930030373U KR 0137088 Y1 KR0137088 Y1 KR 0137088Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- nas
- cept
- format
- conversion
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 57
- 238000004891 communication Methods 0.000 title claims abstract description 8
- 239000008186 active pharmaceutical agent Substances 0.000 title 1
- 238000013507 mapping Methods 0.000 claims abstract description 4
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0025—Peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
본 고안은 NAS, CEPT간 라인신호 변환에 관한 것으로 특히 신호처리율 및 안정성에 적당하도록 한 하드웨어 변환회로로서 통신장비 NAS,CEPT DS1간 라인신호 변환장치에 관한 것이다.
이와 같은 본고안의 목적은 달성하기 위한 수단은 첫째로 입력신호가 인터페이스되어 NAS 포맷(FORMAT)으로 입력되는 신호를 CEPT 포맷으로 변환하는 NAS/CEPT변환수단과, 상기 NAS/CEPT 변환수단에서 출력된 신호를 중앙처리부의 초기 맵핑(Mapping) 포맷에 따라 스위칭하는 스위칭변환수단과, 상기 스위칭변환수단의 출력을 CEPT 포맷으로 인터페이스하여 출력하는 CEPT 인터페이스수단과, 둘째로 상기와 역으로 입력신호가 인터페이스되어 CEPT 포맷으로 입력되는 신호를 NAS 포맷으로 변환하는 CEPT/NAS 변환수단과, 상기 CEPT/NAS 변환수단에서 출력된 신호를 중앙처리부의 초기 맵핑포맷에 따라 스위칭하는 스위칭변환수단과, 상기 스위칭 변환수단의 출력을 NAS 포맷으로 인터페이스하여 출력하는 NAS 인테페이스수단으로써, 달성되는 것이다.
Description
제1도는 종래 라인신호 변환회로도.
제2도는 본 고안 통신장비 NAS, CEPT DS1간 라인신호 변환회로도.
제3도는 제2도의 NAS/CEPT 변환부의 상세 회로 및 그 타이밍도.
제4도는 제2도의 CEPT/NAS 변환부의 상세 회로 및 그 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : NAS인터페이스부 20 : NAS/CEPT 변환부
30 : 스위칭전송부 40 : 중앙처리부
50 : CEPT 인터페이스부 60 : CEPT/NAS변환부
본 고안은 NAS,CEPT 간 라인신호 변환에 관한 것으로, 특히 신호처리율 및 안정성에 적당하도록 한 하드웨어 변환회로로서 통신장비 NAS, CEPT DS1간 라인신호 변환장치에 관한 것이다.
종래 라인신호 변환회로는 제1도에 도시된 바와 같이 NAS입력신호를 인터페이스한 NAS인터페이스부(1)와, 상기 NAS 인터페이스부(1)로 부터의 신호를 CEPT 인터페이스부와 중계전환해주고 중앙처리장치에 정보를 제공하고 이에 따라 제어받는 스위칭 매트릭스부(2)와, 상기 NAS인터페이스부(1)의 출력신호를 받아 1프레임 지연시켜 현재의 라인신호와 비교하는 NAS 비교회로부(3)와, 상기 비교회로부(3)의 출력에 따라 인터럽트신호를 발생하는 인터럽트발생회로부(4)와, 상기 인터럽트발생회로부(4) 및 상기 NAS인터페이스부(1)의 신호와 상기 스위칭 매트릭스부(2)의 신호를 읽어 이에따라 변환코드로 변환 및 동작을 제어하는 중앙처리장치(5)와, 반대로 CEPT 입력신호를 인터페이스하는 CEPT 인터페이스부(6)와, 상기 CEPT인터페이스 신호를 1프레임 지연시켜 현재 라인 신호와 비교하는 CEPT비교회로부(7)로 구성되어 진다.
이상과 같이 구성된 라인신호 변환회로는 인터페이스부(1,6)로 부터 출력된 신호를 1플레임 지연시켜 NAS/CEPT 비교회로부(3)(7)에서 현재의 라인신호와 같지 않을 경우 인터럽트발생부(4)는 이를 감지하여 중앙처리장치(5)에 인터럽트를 띄우고 중앙처리장치(5)는 상기 스위칭매트릭스부(2)에서 들어오는 신호를 읽어서 이에 해당하는 변환코드를 상기 스위칭 매트릭스부(2)에 기록하여 데이터 스트림을 만들어 CEPT 인터페이스부(6)에 출력한다.
변환테이블[표]와 같다.
그러나, 이와 같은 종래 기술은 가입자 라인신호 변환시 항상 인터럽트가 발생하여 중앙처리 장치에 부하가 많이 걸리고 인터럽트 처리중 다른 채널에 변환시 인터럽트가 발생하면 처리불능일 확률이 크다. 이에 따라 신호처리율이 낮아져 특히 MFC방식이 아닌 다이얼링 방식인 경우 송출신호를 a 비트(bit)로 전송하므로 다량의 인터럽트가 발생하여 안정성에 문제가 있다.
또한 변환시간이 인터럽트처리시간과 같이 즉시 처리되지 못하고 처리시간이 일정하지 않은 관계로 신호전송의 효율이 좋지 못하다.
따라서 본 고안은 출중계 신호처리 방식을 소프트웨어가 아닌 하드웨어로 처리하도록 만든 회로로 NAS에서 들어온 라인전송신호는 NAS를 CEPT로 변환하는 회로를 거쳐 스위칭칩으로 인가 CEPT채널에 맞게 스위칭을 해주어 신호처리가 자동으로 이루어지도록 하고 또한 자국 경보나 대국경보시 해당 라인신호 변환중지를 기존회로에 있는 경보선을 이용하여 자동으로 신호변환중지하도록 하는 통신장비 NAS,CEPT DS1간 라인 신호변환장치를 제공함에 있다.
이와같은 본 고안의 목적을 달성하기 위한 수단은 첫째로 인터페이스된 NAS포맷(FORMAT)의 입력신호를 CEPT포맷으로 변환하는 NAS/CEPT변환수단과, 인터페이스된 CEPT포맷의 입력신호를 NAS 포맷으로 변환하는 CEPT/NAS 변환수단과, 상기 NAS/CEPT 변환 및 상기 CEPT/NAS 변환수단에서 출력된 신호를 중앙처리부의 초기 맵핑(Mapping) 포맷에 따라 스위칭하는 스위칭 변환수단과, 상기 스위칭변환수단의 출력을 CEPT 포맷 및 NAS포맷으로 각각 인터페이스하여 출력하는 CEPT 인터페이스수단 및 NAS 인터페이스수단으로써 달성되는 것으로써, 이하, 본 고안을 첨부된 도면에 의거 상세하게 설명하면 다음과 같다.
제2도는 본 고안 통신장비 NAS, CEPT DS1간 라인신호 변환회로도써 NAS입력신호를 인터페이스하는 NAS 인터페이스부(10)와, 상기 NAS 인터페이스부(10)를 통한 NAS입력신호를 CEPT신호로 변환하는 NAS/CEPT변환부(20)와, 상기 NAS/CEPT변환부(20)의 신호를 스위칭하여 CEPT인터페이스부로 송신하는 스위칭전송부(30)와, 상기 스위칭전송부(30)의 스위칭 방법을 초기화하는 중앙처리부(40)와, 반대로 CEPT입력신호를 인터페이스 하는 CEPT인터페이스부(50)와, 상기 CEPT 인터페이스부(50)를 통한 CEPT 입력신호를 NAS신호로 변환하는 CEPT/NAS 변환부(60)를 거쳐 상기 NAS 신호처리와 역으로 각부를 거치는 구성을 하고 있다.
이와 같이 구성된 본 고안의 작용, 효과를 첨부된 도면에 의거 상세하게 설명하면 다음과 같다.
상기 NAS 인터페이스부(10)는 입력된 NAS 전송신호(STIN)를 NAS/CEPT변환부(20)를 거쳐 CEPT로 변환된 CEPT 전송신호(STOC)를 상기 스위칭전송부(30)에 입력한다. 이렇게 입력된 신호를 상기 스위칭전송부(30)는 상기 중앙처리부(40)의 초기화로 설정된 절차에 따라 스위칭하여 상기 CEPT 인터페이스부(50)로 보낸다.
또한, CEPT에서 NAS로의 변환과정은 상기 과정과 역으로 하여 위와 동일하다.
제3도는 제2도의 NAS/CEPT 변환부의 보다 상세한 회로 및 그 타이밍도로서, 입력된 STIN신호는 XOR회로(21)에 인가되어 제어신호(MOD)에 따라 “A/A”일 경우는 제어신호(MOD)가 입력된 (STIN)의 “A”부분에서 로우가 되어 입력(STIN) 신호가 그대로 OR회로(22)에 인가된다.
OR회로(22)에 인가된 신호는 NAND회로(23)의 입력된 자국정보 [LARM : LOCAL ALARM(NO ERROR --- 1)]와 대국 경보 [RARM : REMOTE ALARM (NO ERROR ---1)]가 없을 경우 모두 하이로 신호처리회로(24)에 인가된다.
입력(LARM) 또는 (RARM)이 로우(비상상태)일 경우는 OR 회로(22)의 입력에 하이가 인가되어 XOR회로(21)의 출력에 관계없이 OR회로(22)의 출력은 하이로 신호처리회로(24)에 입력된다.
CEPT 신호형식은 ABCD로 (CCITT C204 Table 7의 TS16 신호형식) 각각 신호처리회로(24)(25)(26)(27)에 대응되어 ABCD를 차례로 출력한다.
신호처리칩(26)(27)은 입력(CBIT)으로 또는 하드웨어로 제어 가능하고 현“AB”비트(Bit)는 신호처리칩(24)(25)의 입력에 따라 출력한다.
‘A’비트 변환시 로딩입력신호(LDN＼)에 의하여 신호처리칩(24)(25)(26)(27)에 인가되고 입력클럭(N2CK)와 (CK)에 의하여 변환된 데이타 ‘ABCD’는 신호처리칩(27)(29)의 입력(SER)과 출력(Q)의 조합에 의하여 반복제어되어 ‘ABCDABCD’로 출력된다.
또한 비상상태(ALARM)시 즉 입력(LARM) 또는 (RARM)이 ‘0’일때 블록킹코드 ‘11’이 신호처칩(24)(25)에 인가될 수 있도록 하여 입력(MOD)신호로 강제로 휴지상태 ‘10’도 만들 수 있다.
CEPT/NAS 변환부는 제4도와 같이 CEPT인터페이스부(50)에 입력된 CEPT라인신호를 NAS포맷(FORMAT)으로 변환하는 회로이다. 1 TS(Time Slot)에 2채널분 신호를 각각 변환하여 두 개의 데이타 스트림을 만든다.
“A/AB”변환 입력(MOD)(로직 ‘1’상태)일 경우 신호처리칩(50a)(50b)에 의해 두번 연속 ‘00’이면 AND회로(50a’)를 통한 ‘0’신호와 OR회로(50c)의 입력이 모두 ‘0’이 되어 (ㄱ)부분의 신호가 ‘0’이 되면서 이 신호는 XOR회로(50d)를 통하여 ‘1’로 변환된다.
이와 같이 XOR회로(50d)에서 출력된 ‘1’은 OR회로(50e)(50f)의 입력(MOD)신호가 ‘1’이므로 AND회로(50h)의 출력에 의하여 (ㄴ)부분은 자국경보입력(LARM)과 대국경보입력(RARM)이 모두 ‘1’로 경보가 없는 경우 (ㄱ)부분 신호와 동일하게 출력된다.
(ㄴ)부분 신호는 AND회로(50i)의 출력신호에 의하여 로딩되고(신호처리칩(50a)(50b)에 의하여 1비트 지연되어 1비트 뒤인 ‘B’비트점에서 로딩신호가 가해짐), 클럭(2CK)에 따라 3비트 쉬프트 레지스터(50j)에 의하여 3비트 이동시켜 변화된 출력(AL,BL,CL,DL)을 만들고 이를 4비트 쉬프트 레지스터(50k)에 의해 변환시켜 (AH,BH,CH,DH)로 만들어 NAS변환신호를 만든다. 여기서 블록킹처리칩(50l)(50m)은 상기 동작을 중지 시킨다.
이상에서 성세히 설명한 바와 같이 본 고안은 신호처리를 하드웨어로 처리하여 신뢰성이 높고, 신호처리가 신속하여 신호전송효율이 좋을 뿐만 아니라 ‘A/AB’,‘A/A’모드변환이 용이하고 지연회로가 없어 회로가 간단한 장점이 있다.
Claims (3)
- 입력신호 모드(MOD)와 경보신호수단의 출력에 따라 NAS 포맷을 입력하는 NAS입력수단과, 자국 경보신호 및 대국경보신호에 따라 휴지/점유신호로 출력토록하는 경보신호수단과, 콘트롤 비트(CBIT)의 외부 하드웨어 제어신호에 따라 출력신호를 변경하고 로딩입력신호(LDN＼)에 따라 신호처리칩에 입력하고 클럭신호(N2CK)(CK)에 따라 데이타를 변환하여 연속 데이타 스트림을 발생하는 신호처리수단으로 이루어져 인터페이스된 NAS 포맷(FORMAT)의 입력신호를 CEPT포맷으로 변환하는 NAS/CEPT 변환수단과, 입력신호 CEPT 포맷의 특정값을 검출하는 입력검출수단과, 입력모드(MOD) 신호에 따라 출력신호조합을 변경하는 모드변환수단과, 자국경보신호/대국경보신호에 따라 휴지/점유상태로 출력하는 자동경보제어수단과, 상기 입력검출수단 및 상기 모드변환수단 및 자동경보제어수단의 출력에 따라 출력데이타 조합을 변경시켜 출력하는 신호처리칩수단으로 이루어져 인터페이스된 CEPT 포맷의 입력신호를 NAS 포맷으로 변환하는 CEPT/NAS 변환수단과, 상기 NAS/CEPT 변환수단 및 상기 CEPT/NAS 변환수단에서 출력된 신호를 중앙처리부의 초기 맵핑(Mapping) 포맷에 따라 스위칭하는 스위칭변환수단과, 상기 스위칭변환수단의 출력을 CEPT 포맷 및 NAS 포맷으로 각각 인터페이스하여 출력하는 CEPT인터페이스수단 및 NASD인터페이스수단으로 이루어진것을 특징으로 하는 통신장비 엔에이에스(NAS), 시이피티(CEPT) 디에스1(DS1)간 라인신호 변환장치.
- 제1항에 있어서, NAS/CEPT 변환수단은 각각의 신호처리수단에 대응하여 ABCD 변환 데이타를 차례로 출력함을 특징으로 하는 통신장비 엔에이에스(NAS), 시이피티(CEPT) 디에스1(DS1)간 라인신호 변환장치.
- 제1항에 있어서, CEPT/NAS 변환수단은 1타임슬롯(TS)에 2채널분 신호를 각각 변환하여 2개의 데이타 스트림을 생성함을 특징으로 하는 통신장비 엔에이에스(NAS), 시이피티(CEPT) 디에스1(DS1)간 라인신호 변환장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930030373U KR0137088Y1 (ko) | 1993-12-29 | 1993-12-29 | 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930030373U KR0137088Y1 (ko) | 1993-12-29 | 1993-12-29 | 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950020613U KR950020613U (ko) | 1995-07-26 |
| KR0137088Y1 true KR0137088Y1 (ko) | 1999-04-01 |
Family
ID=19373379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930030373U KR0137088Y1 (ko) | 1993-12-29 | 1993-12-29 | 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137088Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000038026A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 시이피티 인터페이스 장치 |
-
1993
- 1993-12-29 KR KR2019930030373U patent/KR0137088Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000038026A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 시이피티 인터페이스 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950020613U (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3982195A (en) | Method and apparatus for decoding diphase signals | |
| US5822386A (en) | Phase recovery circuit for high speed and high density applications | |
| US6522269B2 (en) | System and method for a self-delineating serial link for very high-speed data communication interfaces | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| US6163545A (en) | System and method for data transfer across multiple clock domains | |
| KR100326207B1 (ko) | 병렬버스를 통한 디지털 데이터 전송률을 증가시키는 방법 및 회로 | |
| US4905257A (en) | Manchester decoder using gated delay line oscillator | |
| US5774079A (en) | Circuit arrangement for converting a serial data signal into a parallel data signal | |
| KR0137088Y1 (ko) | 통신장비 엔에이에스, 시이피티, 디에스 1간 라인신호 변환장치 | |
| US5379325A (en) | Clock generating apparatus, data transmitting/receiving apparatus and data transmitting/receiving method | |
| US5748123A (en) | Decoding apparatus for Manchester code | |
| US4782326A (en) | ADPCM transcoder data interface circuit having an encoded enable signal | |
| US5127026A (en) | Circuit and method for extracting clock signal from a serial data stream | |
| US6359908B1 (en) | Frame synchronous circuit contributing to SDH signal | |
| CA2021348C (en) | Elastic store memory circuit | |
| US5481215A (en) | Coherent multiplexer controller | |
| US6420981B1 (en) | Oversampling circuit and method | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| EP0839424A1 (en) | Extended chip select reset apparatus and method | |
| JPS61292434A (ja) | バツフアメモリ | |
| KR940006010B1 (ko) | 전전자 교환기의 u-LAW, A-LAW 상호 변환장치. | |
| KR900007549Y1 (ko) | 디지탈 시리얼 데이타 전송시 속도 변환회로 | |
| US6091348A (en) | Circuit and method for on-the-fly bit detection and substitution | |
| JPH0595566A (ja) | デイジタル信号伝送装置 | |
| KR970002963B1 (ko) | 디지탈신호 전송 시스템에서의 코드 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20081031 Year of fee payment: 11 |
|
| EXPY | Expiration of term |