KR910006508B1 - 액티브 필터형 신호조정회로 - Google Patents
액티브 필터형 신호조정회로 Download PDFInfo
- Publication number
- KR910006508B1 KR910006508B1 KR1019880011584A KR880011584A KR910006508B1 KR 910006508 B1 KR910006508 B1 KR 910006508B1 KR 1019880011584 A KR1019880011584 A KR 1019880011584A KR 880011584 A KR880011584 A KR 880011584A KR 910006508 B1 KR910006508 B1 KR 910006508B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- variable
- adjusted
- additional
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/01—Tuned parameter of filter characteristics
- H03H2210/017—Amplitude, gain or attenuation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
Abstract
내용 없음.
Description
제1도는 제2도의 회로의 특성을 표시하는 도면.
제2도는 종래의 화질조정회로로서 사용되는 액티브 필터형 신호주파수 특성 조정회로를 표시하는 구성도.
제3도 내지 제5도는 각각 본 발명의 원리를 설명하기 위한 구성도.
제6도는 본 발명의 일 실시예를 표시하는 회로도.
제7도는 제6도의 회로의 특성을 표시하는 도면.
제8도는 본 발명의 다른 실시예를 표시하는 회로도.
제9도는 제8도의 회로의 특성을 표시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력단자 12, 15 : 가변이득증폭기
13, 16, 17 : 버퍼증폭기 14 : 가산기
op1, op2, op3 : 연산증폭기 C1, C2: 캐퍼시터
BF : 버퍼증폭기 + : 제1입력단자
- : 제2입력단자 X(S) : 입력신호
Y(S) : 출력신호
본 발명은 액티브 필터형 신호 주파수 특성 조정회로, 특히 비디오 신호 처리 회로에 있어서 화질을 조정할 때 등에 이용되는 액티브 필터형 신호주파수 특성 조정회로에 관한 것이다.
비디오 기기의 화질 조정 회로로서, 종래 제2도에 표시된 것과 같은 주파수 특성 조정회로가 사용되고 있다. 이 회로는, 소위 액티브 필터형의 신호조정 회로가 사용되고 있다. 이 회로는, 소위 액티브 필터형의 신호 조정 회로이다. 입력신호는 제1의 연산증폭기 op1의 제1입력단자(+)와 제3의 연산증폭기의 제2입력단자(-)에 공급된다. 제1의 연산증폭기 op1의 출력은 제1의 캐퍼시터 C1의 일단과 제2의 연산증폭기 op2의 제1입력단자(+)에 공급된다. 제1의 캐퍼시터 C1의 타단은 교류적으로 접지되어 있다. 제2의 연산증폭기 op2의 출력은, 제2의 캐퍼시터 C2를 개재하여 제1의 연산증폭기 op1의 제1입력단자(+)에 귀환됨과 동시에, 버퍼증폭기 BF에 공급된다. 이 버퍼증폭기 BF의 출력은 출력단자에 유도됨과 동시에, 제1, 제2의 연산증폭기 op1,op2의 제2입력단자(-) 및 제3의 연산증폭기 op3의 제1 입력단자(+)에 공급된다.
상기의 회로는, 제3의 연산증폭기 op3의 전압전류 변환계수 gm3를 조정함으로써 소정의 각 주파수를 중심으로 한 이득제어를 얻을 수가 있다.
각 연산증폭기 op1, op2, op3의 전압전류 변환계수를 각각 gm1, gm2, gm3으로 하고, 입력신호를 X(S), 출력신호를Y(S)로 하면,
가 얻어진다. 단, I1, I2, I3는 각각 op1, op2, op3의 출력전류이고, S는 허수단위 j와 각 주파수ω의 적(S=jω)으로 주어진다.
상기식을 X(S),Y(S)에 관하여 정리하면, 다음 입출력 관계식이 얻어진다.
이것에 의하여 주파수 특성(이하, f 특 이라고 함) 조정회로의 전달함수 H(S)는,
으로 되고, 이득 특성에 관하여는 gm3를 변화시키므로서 제1도에 표시되는 3 양태 ①, ②, ③ 의 f 특조정이 가능하다.
(2)식에서 이득 특성G(ω) 및 군 지연특성 r(ω)은 다음식 (3), (4)와 같이 된다.
또, 이 회로에서 무조정시에 제1도의 2의 커브로 표시하는 것과 같은 이득에 관한 쓰루(through) 특성을 실현하려면 (3)식에 있어서
G(ω)=1
의 조건을 만족시키는 해로서,
가 필요하게 된다. 이것은 용이하게 실현 가능하다. 또, (5)식의 조건일 때, (3)식의 분모와 분자는 공역인 복소수가 된다. 그러나, 군 지연특성(4)식에 관하여는, (5)식을 대입하여도,
이 되고, 군지연에 관한 쓰루특성 γ(ω)=0 는 실현되지 않는다.
상기한 바와 같이, 종래의 f특조정회로에서는,
으로 하는 것으로써, 「이득에 대하여는 쓰루특성이 되지만 군 지연에 관하여는 f 특을 갖음」이라는 문제가 있다.
이 문제는 종래회로의 이득의 쓰루특성이, 전달함수의 분모와 분자를 공역인 복소수로 한다는 조건에서 달성 되고 있는 데에 귀인한다.
즉, 분모, 분자가 서로 공역인 복소수로 구성된 전달관수
에 있어서는, 그 이득 특성은
가 되고, 이득에 관한 쓰루 특성이 얻어진다.
그러나, 위상 특성에 관하여는
이 되고, 또 위상 특성을 각 주파수로 미분하여 얻어지는 군 지연 특성에는,
가 되고, 군지연의 쓰루 특성은 일반적으로는 얻어지지 못한다고 할 수 있다. 단, f'(ω),g'(ω)는 각각 f(ω), g(ω)들 로 미분한 함수이다.
이상에 의하여, f 특조정회로의 완전한 쓰루 특성을 얻기 위하여는, 제2도의 회로에 있어서, 전달함수의 분모와 분자를 공역인 복소수로 한다. 라고 한 것만으로서는 불충분하다.
따라서, 쓰루시에 이득 특성 g(ω)=1 및 군지연 특성 γ(ω)≡0으로서 전달함수 H(S)=1를 가능케하는 f측 조정회로가 필요하게 된다. 본 발명은, 무조정시에 있어서 완전한 쓰루영역(G(ω)≡1. 또 γ(ω)≡0)를 실현할 수 있는 액티브 필터형 신호 조정신호를 제공하는 것을 목적으로 한다.
본 발명에 의한 액티브 필터형 신호주파수 특성 조정회로는 조정되어야 할 신호를 입력하는 입력수단, 조정된 신호를 출력하는 출력수단.
상기 입력 수단에서의 상기 조정하여야 할 신호 및 상기 출력수단에서의 조정된 신호를 받아서 연산하는 제1의 연산증폭기 수단.
상기 제1의 연산증폭기 수단에서의 출력과 상기 조정된 신호를 받아서 연산하는 제2의 연산증폭기 수단.
상기 제2의 연산증폭기 수단에서의 출력을 상기 출력수단으로 상기 조정된 신호로서 공급하기 위하여 결합되는 버퍼증폭기 수단.
상기 입력수단에서의 상기 조정하여야 할 신호에 제1의 가변량을 승한 제1의 부가신호 및 상기 출력수단에서의 상기 조정된 신호에 제2의 가변량을 승한 제2의 부가 신호와의 화성분을 얻는 제1부가 수단.
상기 제1부가 수단에서의 상기 제1 및 제2의 부가 신호의 화성분을 상기 제1의 연산증폭기 수단에서의 상기 출력에 중첩하여 상기 제2의 연산증폭기 수단에 공급하기 위하여 결합되는 제1 캐퍼시터 수단.
상기 입력수단에서의 상기 조정하여야 할 신호 또는 이 조정하여야 할 신호에 상기 제1의 가변량을 승한 성분중 어느 하나를 제3의 부가신호로서 얻는 제2부가 수단.
상기 제2부가 수단에서의 상기 제3의 부가신호를 상기 제2의 연산증폭기 수단에서의 상기 출력에 중첩하여 상기 버퍼증폭기 수단에 공급하기 위하여 결합되는 제2 캐퍼시터 수단을 갖고, 상기 제1 및 제2의 가변량은 조정시에 소망하는 값으로 선택되고, 또 무조정시에는 [제1가변량 = 1, 제2가변량 = 0] 또는 [제1가변량 = 1- 제2가변량 ]에 설정된다.
본 발명의 액티브 필터형 신호 주파수 특성 조정회로의 일양태에서는, 제1입력단자에 입력신호가 공급되는 제1의 연산증폭기와 이 제1의 연산증폭기의 출력단자에 일단이 접속된 제1의 캐퍼시터 및 이 출력단자에 제1 입력단자가 접속된 제2의 연산증폭기를 구비하는 액티브 필터형 신호 조정회로에 있어서, 상기 제1의 연산증폭기의 제1 입력단자의 신호를 증폭하여 제1의 버퍼증폭기에 공급하는 제1의 가변 이득 증폭기와, 상기 제2의 연산증폭기의 출력신호를 증폭하여 제2의 버퍼증폭기에 공급하는 제2의 가변이득증폭기와, 상기 제1과 제2의 버퍼증폭기의 출력을 가산하여 상기 제1의 캐퍼시터의 타단에 공급하는 가산기와, 상기 제1의 연산증폭기의 제1 입력단자/또는 상기 제1의 가변이득 증폭기의 출력단자와 상기 제2의 연산증폭기의 출력단자간에 접속된 캐퍼시터와, 상기 제2의 연산증폭기의 출력단자에 입력단자가 접속되고, 상기 제1, 제2의 연산증폭기의 제2 입력단자에 출력단자가 접속된 제3의 버퍼증폭기를 구비하는 것이다.
상기 구성에 의하여
가 되는 전달함수를 갖는 회로를 실현할 수가 있고, 가변이득증폭기의 가변이득 m,n으로 조정하는 액티브 필터형 신호조정 회로를 얻을 수 있다.
k,ω0는 용량 C1,C2 연산증폭기의 전압전류 변환계수로 결정되는 정수이다.
상기의 전달함수 H1(ω), H2(ω)에 있어서, 각각 m=n=1, 혹은 m=n로 하는 것에 따라서,
① H1(ω) = 1, m=n=1
② H2(ω) = 1, n=m
가 되고, 양호한 쓰루 특성을 갖는 액티브 필터형 신호 조정회로를 얻을 수가 있다.
이하 본 발명의 실시예를 도면을 참조하여 설명한다.
또 본 발명의 실시예에 의한 회로 구성을 설명하기 전에 본 발명에서 채용하는 전달함수에 대하여 우선 설명한다.
상기 문제점을 해결하기 위하여, 본 발명에서는 액티브 필터형 신호 조정회로 전달함수로서 다음의 2종중의 어느 것인가를 사용한다.
단, k 및 ω0는, 액티브 필터형 신호 주파수 특성 조정회로의 내부 정수(용량) 및 연산증폭기의 전압전류 변환계수(gm)로 정하는 정수이고, 액티브 필터형 신호 주파수 특성 조정회로의 특정 자체는, 가변량 M, N에 의하여 조정한다.
상기 H1(S), H2(S)에 있어서, 무조정시의 쓰루 특성은, 각각 M=N=1 또는 M=N 으로 함으로써 얻어진다. 이와 같이 하면 H1(S), H2(S)의 양쪽다, 전달함수 그것이 1이 되므로 목적으로 하는 완전한 쓰루특성(이득, 군지연 공히 쓰루특성)이 얻어진다.
다음에 제3도에 표시하는 바와 같이, 일반적인 2차 액티브 필터 회로를 기초로 (7),(8) 식의 전달함수를 실현할 경우에 대하여 설명한다.
제3도중, gm1, gm2는 각각 연산증폭기 op1, op2 의 전압 전류 변환 계수이고, 또 V1-Vm 및 V1'-Vn'은 표시의 입출력 X,Y에 어느한 연산을 행한 신호 혹은 교류적인 접지로 한다.
에서
가 얻어진다.
동일하게 연산증폭기 op2 의 출력단에서의 전류방정식으로부터
가 얻어지고, 또 이식에 Z의 식을 대입하면,
이 얻어진다. 단,
으로 한다.
여기서 (7), (8)식을
으로 하여 변형하면,
또는
이 얻어진다. 따라서 식(9)와 (10A) 또는 (10B)의 비교에 의하여,
로 하는데에 따라서 (7), (8)의 전달함수가 실현할 수 있다.
또, 제3도의 회로는 제4도, 제5도에 표시하는 것과 같은 가장 단순한 예가 되는 2개의 타입인 회로로서 실현할 수가 있다. 제4도, 제5도에 있어서, K1= M, K2=1=N이다.
다음의 이상의 원리에 의한, 본 발명의 실시예를 도면을 참조하여 설명한다.
제6도는 본 발명의 1실시예이고, 입력단자(11)에는, 예를 들면 비디오 신호인 입력신호가 공급된다. 이 신호는, gm1인 전압전류 변환계수를 갖는 제1의 연산증폭기 op1의 제1 입력단자(+)의 m배(Xm)와 제1의 가변이득증폭기(12)에 공급된다. 제1의 연산증폭기 op1의 출력단자는, 제1의 캐퍼시터 C1의 일단과 gm2의 전압전류 변환계수를 갖는 제2의 연산증폭기 op2의 제1 입력단자(+)에 접속된다.
제2의 연산증폭기 op2의 출력단자는 출력부(20)에 도출된다. 또 제2의 연산증폭기 op2의 출력단자와 상기 제1의 가변이득증폭기(12)의 출력단자와의 사이에는 제2의 캐퍼시터 C2가 접속되어 있다. 또 제2의 연산증폭기 op2의 출력은, (1-n)배의 제2의 가변이득증폭기(15)에도 공급된다. 그리고 제1의 가변이득증폭기(12)의 출력과 제2의 가변이득증폭기(15)의 출력과는, 각각 버퍼증폭기(13), (16)을 개재하여 가산기(14)에 공급되어 있다. 이 가산기(14)의 출력은, 제1의 캐퍼시터 C1의 타방의 단자에 공급되어 있다.
또한, 상기 제2의 연산증폭기 op2의 출력은 제3의 버퍼증폭기(17)를 개재하고, 제1 및 제2의 연산증폭기 op1, op2의 제2의 입력단자(-)에 귀환되어 있다.
상기의 회로에 있어서, 입력신호를 X(S) 출력신호로 γ(S)로 하여 입출력 관계식을 구하면,
가 되고, 이것에 의하여 전달함수 H1(S)가 얻어진다.
무조정시에 있어서, H1(S), m=n=1 이라고 하면,
이 되고, 완전한 쓰루 특성이 얻어진다. 또 이때의 화질조정 즉 f 특 조정은 m,n을 가변시킴으로써 얻어진다.
(a) 강조시에는 m을 1에 고정하고, n을 변화시켜서 조정한다.
(b) 억압시에는, n을 1에 고정하고, m을 변환시켜서 조정한다.
으로 하면, 이득 특성은, 제7도에 표시하는 것 같이 한다.
본 발명은 상기의 실시예에 한정되지 않고, 제8도에 표시하는 것과 같이 구성하여도 좋다.
먼저 실시예는, 캐퍼시터 C2의 한쪽 단자를, 제1의 가변이득증폭기(12)의 출력부에 접속하였으나, 직접 입력단자(11)에 접속시켜도 좋다. 타의 부분은, 제6도의 실시예와 동일하기 때문에 제6도와 동일한 부호를 부쳐서 설명은 생략한다. 이 회로의 입출력 관계식은
가 되고, 이것에 의하여 전달함수 H2(S)는
이 얻어진다. H2(S)에 있어서, m=n 로 하면 H2(S)m=n=1이 되고, 완전한 쓰루 특성이 얻어진다.
또 이때의 화질조정은, m,n을 가변시킴으로써 행하고, (a) 조정시는 m을 1에 고정하고, n을 가변시킴으로써 행하고,
(b) 억압시에는, n을 1에 고정하고, m을 변화시킨다.
이때의 이득특성은 제9도에 표시하는 것 같이 된다.
상기 설명한 것 같이 본 발명은, 가변이득증폭기의 이득 m, 1-n을 각각 무조정시에 제1의 실시예에서는 m=n=1, 제2의 실시예에서는 m=n으로 함으로써, 전달함수 그것을 1로 할 수가 있고, 그 결과 이득 특성뿐 아니라 위상 특성, 나아가서는 군 지연특성을 포함한 완전한 쓰루 특성의 액티브 필터형 신호 조정회로를 제공할 수 있다.
Claims (11)
- 조정하여야 할 신호를 입력하는 입력수단(11)과, 조정된 신호를 출력하는 출력수단(20)과, 상기 입력수단(11)에서 상기 조정되어야 할 신호 및 상기 출력수단(20)에서 조정된 신호를 받아서 연산하는 제1의 연산증폭기 수단(op1)과, 상기 제1의 연산증폭기 수단(op1)에서의 출력과 상기 조정된 신호를 받아서 연산하는 제2의 연산증폭기 수단(op2)과, 상기 제2의 연산증폭기 수단(op2)에서의 출력을 상기 출력수단(20)에서 상기 조정된 신호로서 공급하기 위하여 결합되는 버퍼증폭기 수단(17)으로 이루어지는 액티브 필터형 신호조정회로에 있어서, 상기 입력수단(11)에서 상기 조정하여야 할 신호에 제1의 가변량을 곱한 제1의 부가 신호 및 상기 출력수단(20)에서의 상기 조정된 신호에 제2의 가변량을 곱한 제2의 부가신호와의 화성분을 얻는 제1부가 수단(12,13,14,15,16)과, 상기 제1부가 수단에서의 상기 제1 및 제2의 부가신호의 화성분을 상기 제1의 연산증폭기 수단(op1)에서의 상기 출력에 중첩하여 상기 제2의 연산증폭기 수단(op2)에 공급하기 위하여 결합되는 제1용량 수단(C1)과, 상기 입력수단(11)에서 상기 조정하여야 할 신호 또는 이 조정하여야 할 신호에 상기 제1의 가변량을 곱한 성분중의 어느 것인가를 제3의 부가신호로서 얻는 제2부가 수단(11→C2 또는 11→12→C2)과, 상기 제2부가 수단에서의 상기 제3의 부가신호를 상기 제2의 연산증폭기 수단(op2)에서의 상기 출력에 중첩하여 상기 버퍼증폭기 수단(17)에 공급하기 위하여 결합되는 제2용량 수단(C2)과, 상기 제1 및 제2의 가변량은 조정시에 소망의 값으로 선택되고 또 무조정시에 제3의 부가신호를 제1 가변량배(Xm)하여 얻을 경우(제9도), [제1 가변량=1(m=1), 제2 가변량=0(1-n=0)]에 설정되고, 또는 제3의 부가신호를 입력수단(11)에서 직접 얻을 경우(제8도) ; [제1가변량=1-제2가변량[1-(1-n)=n]에 설정되는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제1항에 있어서, 상기 제1부가 수단은 상기 입력수단(11)에서 상기 조정하여야 할 신호에 상기 제1의 가변량으로서 m을 곱하여 상기 제1의 부가신호를 출력하는 제1의 가변 이득증폭기(12)와 상기 출력수단(20)에서의 상기 조정된 신호에 상기 제2의 가변량으로서(1-n)을 곱하여 상기 제2의 부가신호를 출력하는 제2의 가변이득증폭기(15)와, 상기 제1 및 제2의 가변이득증폭기(12,15)에서의 상기 제1 및 제2의 부가신호를 가산하는 가산기(14)를 포함하는 것을 특징으로 하는 액티브필터형 신호 조정회로.
- 제2항에 있어서, 상기 제1 및 제2의 가변이득증폭기(12,15)에서의 상기 제1 및 제2의 부가신호는 각각 버퍼회로(13,16)를 개재하여 상기 가산기에 공급되는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제1항에 있어서, 상기 제2의 부가수단은 상기 입력수단(11)에서의 상기 조정하여야 할 신호에 상기 제1의 가변량으로서 m를 곱하여 상기 제3의 부가신호로서 출력하는 가변이득증폭기(12)를 포함하는 것을 특징으로 하는 액티브필터형 신호 조정회로.
- 제2항에 있어서, 상기 제1의 가변이득증폭기(op1)에서의 출력은 상기 제1부가 수단(12,13,14,15,16)에 의한 제1의 부가신호 및 상기 제2부가 수단에 의한 제3의 부가신호로서 공용되는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제1항에 있어서, 상기 제2의 부가수단은 상기 입력 수단(11)에서의 상기 조정하여야 할 신호를 직접적으로 상기 제3의 부가신호로서 도입하는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 조정하여야 할 신호를 입력하는 입력수단과, 조정된 신호를 출력하는 출력수단(20)과, 상기 입력수단(11)에서의 상기 조정하여야 할 신호 및 상기 출력수단(20)에서의 조정된 신호를 받아서 연산하는 제1의 연산증폭기 수단(op1)과, 상기 제1의 연산증폭기 수단(op1)에서의 출력과 상기 조정된 신호를 받아서 연산하는 제2의 연산증폭기 수단(op2)과, 상기 제2의 연산증폭기 수단(op2)에서의 출력을 상기 출력수단(20)에 상기 조정된 신호로서 공급하기 위하여 결합되는 버퍼증폭기 수단(17)으로 이루어지는 액티브 필터형 신호 조정회로에 있어서, 상기 입력수단(11)에서 상기 조정하여야 할 신호에 제1의 가변량을 곱한 제1의 부가신호 및 상기 출력 수단(20)에서의 상기 조정된 신호에 제2의 가변량을 곱한 제2의 부가 신호를 각각 따로 얻는 제1 및 제2의 부가 수단(12,13,14,15,16)과, 상기 제1 및 제2의 부가 수단(12,13,14,15,16)에서의 상기 제1 및 제2의 부가신호를 각각 상기 제1의 연산증폭기 수단(op1)에서의 상기 출력에 중첩하여 상기 제2의 연산증폭기 수단(op2)에 공급하기 위하여 결합되는 제1용량 수단(C1)과, 상기 입력수단(11)에서의 상기 조정하여야 할 신호 또는 이 조정하여야 할 신호에 상기 제1의 가변량을 곱한 성분중 어느 것인가를 제3의 부가신호로서 얻는 제3부가 수단과 , 상기 제3부가 수단에서의 상기 제3의 부가신호를 상기 제2의 연산증폭기 수단(op2)에서 상기 출력에 중첩하여 상기 버퍼증폭기 수단(17)에 공급하기 위하여 결합되는 제2용량 수단(C2)과, 상기 제1 및 제2의 가변량은 조정시에 소망하는 값으로 선택되고 또 무조정시에 제3의 부가신호를 제1가변량배 하여 얻을 경우, [제1가변량=1, 제2가변량=0]에 설정되고, 제3의 부가신호를 입력수단(11)에서 직접 얻을 경우, [제1가변량=1-제2가변량]에 설정되는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제7항에 있어서, 상기 제1부가 수단은 상기 입력 수단(11)에서 조정하여야 할 신호에 상기 제1의 가변량으로서 m을 곱하여 상기 제1의 부가신호를 출력하는 제1의 가변이득증폭기(12)를 포함하고, 상기 제2부가 수단은 상기 출력수단에서 상기 조정된 신호에 상기 제2의 가변량으로서 (1-n)를 곱하여 상기 제2의 부가 신호를 출력하는 제2의 가변이득증폭기(15)를 포함한 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제7항에 있어서, 상기 제3의 부가 수단은 상기 입력수단(11)에서 상기 조정하여야 할 신호에 상기 제1의 가변량으로서 m을 곱하여 상기 제3의 부가신호로서 출력하는 가변이득증폭기(12)을 포함한 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제8항에 있어서, 상기 제1의 가변이득증폭기(12)에서의 출력은 상기 제1부가 수단에 의한 제1의 부가신호 및 상기 제3부가 수단에 의한 제3의 부가 신호로서 공용되는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
- 제7항에 있어서, 상기 제3의 부가 수단은 상기 입력 수단(11)에서 상기 조정하여야 할 신호를 직접적으로 상기 제3의 부가신호로서 도입하는 것을 특징으로 하는 액티브 필터형 신호 조정회로.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-224508 | 1987-09-08 | ||
JP224508 | 1987-09-08 | ||
JP62224508A JP2542634B2 (ja) | 1987-09-08 | 1987-09-08 | アクティブフィルタ型信号調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890006060A KR890006060A (ko) | 1989-05-18 |
KR910006508B1 true KR910006508B1 (ko) | 1991-08-27 |
Family
ID=16814898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880011584A KR910006508B1 (ko) | 1987-09-08 | 1988-09-08 | 액티브 필터형 신호조정회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4851718A (ko) |
JP (1) | JP2542634B2 (ko) |
KR (1) | KR910006508B1 (ko) |
DE (1) | DE3830410A1 (ko) |
GB (1) | GB2209642B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0177149B1 (ko) * | 1989-04-20 | 1999-04-01 | 이우에 사또시 | 능동 필터 회로 |
JPH063861B2 (ja) * | 1990-02-14 | 1994-01-12 | 株式会社東芝 | アクティブ・フィルタ |
JPH048530U (ko) * | 1990-05-11 | 1992-01-27 | ||
DE4021226A1 (de) * | 1990-07-04 | 1992-01-16 | Thomson Ind Technology Ass S A | Spannungsgesteuerte filterschaltung |
DE4038111A1 (de) * | 1990-11-29 | 1992-06-04 | Thomson Brandt Gmbh | Universalfilter |
JP3061205B2 (ja) * | 1991-03-28 | 2000-07-10 | ソニー株式会社 | アクテイブフイルタ回路 |
JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
US5394036A (en) * | 1994-01-03 | 1995-02-28 | Motorola, Inc. | Circuit and method of zero generation in a real-time filter |
DE4413928A1 (de) * | 1994-04-21 | 1995-10-26 | Philips Patentverwaltung | Schaltungsanordnung mit einem einstellbaren Amplituden-Frequenzgang |
JP3151376B2 (ja) * | 1995-04-26 | 2001-04-03 | 株式会社東芝 | フィルタ回路 |
US5789973A (en) * | 1996-09-04 | 1998-08-04 | Motorola, Inc. | Resistorless operational transconductance amplifier circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1428963A (en) * | 1972-04-04 | 1976-03-24 | Dolby Laboratories Inc | Circuits for modifying the dynamic range of signals |
US4063450A (en) * | 1976-07-02 | 1977-12-20 | General Electric Company | Voltage controlled electronic filter |
DE2936507C2 (de) * | 1978-09-11 | 1983-09-01 | Pioneer Electronic Corp., Tokyo | Graphischer Entzerrer |
-
1987
- 1987-09-08 JP JP62224508A patent/JP2542634B2/ja not_active Expired - Lifetime
-
1988
- 1988-08-26 GB GB8820299A patent/GB2209642B/en not_active Expired - Lifetime
- 1988-09-02 US US07/239,656 patent/US4851718A/en not_active Expired - Lifetime
- 1988-09-07 DE DE3830410A patent/DE3830410A1/de active Granted
- 1988-09-08 KR KR1019880011584A patent/KR910006508B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890006060A (ko) | 1989-05-18 |
GB8820299D0 (en) | 1988-09-28 |
JPS6468009A (en) | 1989-03-14 |
DE3830410C2 (ko) | 1991-12-19 |
US4851718A (en) | 1989-07-25 |
GB2209642B (en) | 1991-09-25 |
GB2209642A (en) | 1989-05-17 |
DE3830410A1 (de) | 1989-03-16 |
JP2542634B2 (ja) | 1996-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0234655B1 (en) | Transconductance amplifier | |
KR910006508B1 (ko) | 액티브 필터형 신호조정회로 | |
US5481225A (en) | Variable gain differential amplifier circuit | |
US5471168A (en) | Quality factor tuning system for a tunable filter and current rectifier used therein | |
US5392000A (en) | Apparatus and method for frequency compensating an operational amplifier | |
EP0579876B1 (en) | Frequency tuning system for an OTA-C pair | |
US6121831A (en) | Apparatus and method for removing offset in a gain circuit | |
JP2002507073A (ja) | 直接変換チューナicのオフセット補正 | |
US4284965A (en) | Tone control device | |
US5258716A (en) | All-pass filter | |
EP0189347B1 (en) | Second order all pass network | |
KR940005379B1 (ko) | 아날로그 필터 회로 | |
JPH0818357A (ja) | 中間周波増幅回路 | |
US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
KR100186796B1 (ko) | 필터 회로 | |
US5293086A (en) | Polar leapfrog filter | |
US4754224A (en) | Circuit arrangement for converting an input voltage into a proportional output signal | |
JP3349550B2 (ja) | フィルタ回路 | |
JP3308352B2 (ja) | 可変遅延回路 | |
WO1993024993A1 (en) | Instrumentation amplifier | |
US4560957A (en) | Oscillator fine tune circuit | |
US5185569A (en) | Peak value detecting circuit | |
JP2736081B2 (ja) | アクティブフィルター回路 | |
JP3109128B2 (ja) | シャープネス回路 | |
SU1462496A1 (ru) | Корректор линейного тракта |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010730 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |