JP3349550B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP3349550B2 JP3349550B2 JP12886893A JP12886893A JP3349550B2 JP 3349550 B2 JP3349550 B2 JP 3349550B2 JP 12886893 A JP12886893 A JP 12886893A JP 12886893 A JP12886893 A JP 12886893A JP 3349550 B2 JP3349550 B2 JP 3349550B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit unit
- signal
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電気回路、電子回
路、集積回路（ＩＣ）等で使用される特性可変可能なフ
ィルタ回路に関する。
路、集積回路（ＩＣ）等で使用される特性可変可能なフ
ィルタ回路に関する。
【０００２】
【従来の技術】例えば、アナログ方式のビデオテープレ
コーダ（以下ＶＴＲと記す）には、画質調整回路が設け
られている。図３はこの画質調整回路である。入力端子
１１には、映像信号が入力される。映像信号は、第１の
コンダクタンス増幅器（以下第１のｇｍ増幅器と言う）
１２の正極性入力端子に供給されるとと共に、第１の可
変利得増幅器１３に入力される。第１のｇｍ増幅器１２
の出力は、第２のｇｍ増幅器１４の正極性入力端子に供
給される。第２のｇｍ増幅器１４の出力は、出力端子１
５に導出されるとともに、第２の可変利得増幅器１６、
第２の容量Ｃ２、及びバッファ増幅器１７に供給され
る。第１の可変利得増幅器１３の負極性出力と、第２の
可変利得増幅器１６の出力とは、加算器１８において加
算され、第１の容量Ｃ１を介して第２のｇｍ増幅器１４
の正極性入力端子に帰還されている。また先の第２の容
量Ｃ２の出力は、入力端子１１に帰還されている。更に
また、先のバッファ増幅器１７の出力は、第１及び第２
のｇｍ増幅器１２、１４の負極性入力端子に帰還されて
いる。
コーダ（以下ＶＴＲと記す）には、画質調整回路が設け
られている。図３はこの画質調整回路である。入力端子
１１には、映像信号が入力される。映像信号は、第１の
コンダクタンス増幅器（以下第１のｇｍ増幅器と言う）
１２の正極性入力端子に供給されるとと共に、第１の可
変利得増幅器１３に入力される。第１のｇｍ増幅器１２
の出力は、第２のｇｍ増幅器１４の正極性入力端子に供
給される。第２のｇｍ増幅器１４の出力は、出力端子１
５に導出されるとともに、第２の可変利得増幅器１６、
第２の容量Ｃ２、及びバッファ増幅器１７に供給され
る。第１の可変利得増幅器１３の負極性出力と、第２の
可変利得増幅器１６の出力とは、加算器１８において加
算され、第１の容量Ｃ１を介して第２のｇｍ増幅器１４
の正極性入力端子に帰還されている。また先の第２の容
量Ｃ２の出力は、入力端子１１に帰還されている。更に
また、先のバッファ増幅器１７の出力は、第１及び第２
のｇｍ増幅器１２、１４の負極性入力端子に帰還されて
いる。
【０００３】先の第１、第２のｇｍ増幅器１２、１４の
増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力信
号をＸ、出力信号Ｙ、第１のｇｍ増幅器１２での出力端
での信号をＺとすると、次の（１）式が成立する。Ｍは
第１の可変利得増幅器１３の利得、Ｎは第２の可変利得
増幅器１６の利得、Ｃ１、Ｃ２はそれぞれ容量Ｃ１、Ｃ
２の値である。
増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力信
号をＸ、出力信号Ｙ、第１のｇｍ増幅器１２での出力端
での信号をＺとすると、次の（１）式が成立する。Ｍは
第１の可変利得増幅器１３の利得、Ｎは第２の可変利得
増幅器１６の利得、Ｃ１、Ｃ２はそれぞれ容量Ｃ１、Ｃ
２の値である。
【０００４】
【数１】
【０００５】
【数２】
【０００６】上記の回路において、Ｎ＝０、Ｍ＝１とす
ると回路は、位相等化（ＥＱ）特性となる。またＭ＝１
で０＜Ｎ＜０．５に可変とすると、ピークゲインが０dB
〜６dBの強調回路（ピーク特性）となる。さらにＮ＝０
で０．５＜Ｍ＜１に可変とすると、ピークゲインが０dB
〜−６dBの抑圧回路（ボトム特性）となる。一方では、
この回路には次のような問題がある。即ち、この回路の
低域の群遅延に注目し、式（３）でＷ＝０とおくと、
ると回路は、位相等化（ＥＱ）特性となる。またＭ＝１
で０＜Ｎ＜０．５に可変とすると、ピークゲインが０dB
〜６dBの強調回路（ピーク特性）となる。さらにＮ＝０
で０．５＜Ｍ＜１に可変とすると、ピークゲインが０dB
〜−６dBの抑圧回路（ボトム特性）となる。一方では、
この回路には次のような問題がある。即ち、この回路の
低域の群遅延に注目し、式（３）でＷ＝０とおくと、
【０００７】
【数３】 が得られ、位相ＥＱ特性、ピーク特性、ボトム特性の時
の値を求めると、 Ｎ＝０、Ｍ＝１のときは、 Ｔ(0) ＝２＊Ｔ0 Ｍ＝１、０＜Ｎ＜０．５のときは、Ｔ(0) ＝（２−Ｎ）
＊Ｔ0 Ｎ＝０、０．５＜Ｍ＜１のときは、Ｔ(0) ＝（１＋Ｍ）
＊Ｔ0 となり、ＮあるいはＭを可変すると、低域の群遅延特性
Ｔ(0) も変化していることがわかる。ただし、Ｔ0 ＝１
／Ｗ0 ／ＱでＣ１、Ｃ２、ｇｍ１、ｇｍ２だけで決まる
定数である。
の値を求めると、 Ｎ＝０、Ｍ＝１のときは、 Ｔ(0) ＝２＊Ｔ0 Ｍ＝１、０＜Ｎ＜０．５のときは、Ｔ(0) ＝（２−Ｎ）
＊Ｔ0 Ｎ＝０、０．５＜Ｍ＜１のときは、Ｔ(0) ＝（１＋Ｍ）
＊Ｔ0 となり、ＮあるいはＭを可変すると、低域の群遅延特性
Ｔ(0) も変化していることがわかる。ただし、Ｔ0 ＝１
／Ｗ0 ／ＱでＣ１、Ｃ２、ｇｍ１、ｇｍ２だけで決まる
定数である。
【０００８】一般に、回路の遅延時間を考えた場合、単
一周波数の正弦波信号（角周波数Ｗ）では信号の遅延時
間ＤＴは、ＤＴ＝Ｐ（Ｗ）／Ｗで表される。ここでＰ
（Ｗ）は、角周波数Ｗでの遅延位相であり、群遅延特性
Ｔ（Ｗ）を角周波数０ＨｚからＷまで積分した値として
表現できる。よって、角周波数０Ｈｚでの群遅延の値Ｔ
(0) は、回路に信号を入力した時の遅延時間を定める主
要因となっており、Ｔ(0) が変化すると、回路の遅延時
間が変動するという不具合が生じる。
一周波数の正弦波信号（角周波数Ｗ）では信号の遅延時
間ＤＴは、ＤＴ＝Ｐ（Ｗ）／Ｗで表される。ここでＰ
（Ｗ）は、角周波数Ｗでの遅延位相であり、群遅延特性
Ｔ（Ｗ）を角周波数０ＨｚからＷまで積分した値として
表現できる。よって、角周波数０Ｈｚでの群遅延の値Ｔ
(0) は、回路に信号を入力した時の遅延時間を定める主
要因となっており、Ｔ(0) が変化すると、回路の遅延時
間が変動するという不具合が生じる。
【０００９】特に、ＶＴＲにおいては、画質調整回路の
出力信号は、さらに再生時のクロマ信号（Ｃ信号ともい
う）と混合して最終ビデオ信号となるものであり、クロ
マ信号との混合のタイミングがずれると、画面上の色ず
れが発生するという問題がある。
出力信号は、さらに再生時のクロマ信号（Ｃ信号ともい
う）と混合して最終ビデオ信号となるものであり、クロ
マ信号との混合のタイミングがずれると、画面上の色ず
れが発生するという問題がある。
【００１０】
【発明が解決しようとする課題】以上説明したように、
従来のフィルタ回路では、特性調整を行うと回路の群遅
延特性が変化し、回路の遅延時間に変化をきたしてしま
うという問題がある。特にＶＴＲのような２信号を混合
するシステムにおいて片側にだけ信号調整を行うと２信
号混合の時間的ずれが発生し、画質を損なうことにな
る。そこでこの発明は、特性の調整をおこなっても遅延
時間がほとんど変化しないようにしたフィルタ回路を提
供することを目的とする。
従来のフィルタ回路では、特性調整を行うと回路の群遅
延特性が変化し、回路の遅延時間に変化をきたしてしま
うという問題がある。特にＶＴＲのような２信号を混合
するシステムにおいて片側にだけ信号調整を行うと２信
号混合の時間的ずれが発生し、画質を損なうことにな
る。そこでこの発明は、特性の調整をおこなっても遅延
時間がほとんど変化しないようにしたフィルタ回路を提
供することを目的とする。
【００１１】
【課題を解決するための手段】この発明は、第1の入力
端子が信号入力端子に接続された第1の３端子回路ユニ
ットと、前記第1の３端子回路ユニットの出力端子が第1
の入力端子に接続された第２の３端子回路ユニットと、
前記第1の３端子回路ユニットの出力端子に第1の信号
（sig1）を供給する第1の容量と、前記第２の３端子回
路ユニットの出力端子に入力端子が接続されて、出力端
子が前記第1の３端子回路ユニットの第２の入力端子に
機関接続されたバッファ増幅器と、前記入力端子が入力
端子に接続され、出力端子が第２の容量を介して前記第
２の３端子回路ユニットの出力端子に接続された可変利
得増幅器と、前記第２の３端子回路ユニットの第２の入
力端子に第２の信号(sig2)を供給する回路と、前記第１
の３端子回路ユニットの第１の入力端子に供給される信
号を入力信号（ＩＮ）、前記第２の３端子回路ユニット
の出力端子に導出される信号を出力信号（ＯＵＴ）とし
て、前記第１、第２の信号sig1,sig2を sig1−sig2＝
［（ＯＵＴ−ＩＮ）に比例した信号］−［ＯＵＴに比例
した信号］となる関係に設定するために、前記第２の３
端子回路ユニットの第２の入力端子に前記（ＯＵＴ）に
比例した信号を入力する係数手段と、前記第１の容量に
前記（ＯＵＴ）と（ＩＮ）の差に比例した信号を供給す
る差動増幅器手段とからなる設定手段とを備えるもので
ある。また前記設定手段は、前記第２の３端子回路ユニ
ットの第２の入力端子に前記バッファ増幅器の出力を導
入する手段と、前記（ＯＵＴ）と（ＩＮ）の差に比例し
た信号を得る差動増幅器手段と、前記（ＯＵＴ）の反転
を得る反転増幅器手段と、前記反転増幅器手段の出力と
前記差動増幅器手段の出力を合成し、前記第１の容量に
供給する加算手段とからなるものでもよい。
端子が信号入力端子に接続された第1の３端子回路ユニ
ットと、前記第1の３端子回路ユニットの出力端子が第1
の入力端子に接続された第２の３端子回路ユニットと、
前記第1の３端子回路ユニットの出力端子に第1の信号
（sig1）を供給する第1の容量と、前記第２の３端子回
路ユニットの出力端子に入力端子が接続されて、出力端
子が前記第1の３端子回路ユニットの第２の入力端子に
機関接続されたバッファ増幅器と、前記入力端子が入力
端子に接続され、出力端子が第２の容量を介して前記第
２の３端子回路ユニットの出力端子に接続された可変利
得増幅器と、前記第２の３端子回路ユニットの第２の入
力端子に第２の信号(sig2)を供給する回路と、前記第１
の３端子回路ユニットの第１の入力端子に供給される信
号を入力信号（ＩＮ）、前記第２の３端子回路ユニット
の出力端子に導出される信号を出力信号（ＯＵＴ）とし
て、前記第１、第２の信号sig1,sig2を sig1−sig2＝
［（ＯＵＴ−ＩＮ）に比例した信号］−［ＯＵＴに比例
した信号］となる関係に設定するために、前記第２の３
端子回路ユニットの第２の入力端子に前記（ＯＵＴ）に
比例した信号を入力する係数手段と、前記第１の容量に
前記（ＯＵＴ）と（ＩＮ）の差に比例した信号を供給す
る差動増幅器手段とからなる設定手段とを備えるもので
ある。また前記設定手段は、前記第２の３端子回路ユニ
ットの第２の入力端子に前記バッファ増幅器の出力を導
入する手段と、前記（ＯＵＴ）と（ＩＮ）の差に比例し
た信号を得る差動増幅器手段と、前記（ＯＵＴ）の反転
を得る反転増幅器手段と、前記反転増幅器手段の出力と
前記差動増幅器手段の出力を合成し、前記第１の容量に
供給する加算手段とからなるものでもよい。
【００１２】
【作用】上記の手段により、信号の遅延時間を決める最
大の要因である０周波数での群遅延量（群遅延特性の周
波数０Ｈｚでの遅延量）を理論的に一定になるように回
路が構成されされており、調整をおこなっても回路の遅
延時間を一定に保つことができる。
大の要因である０周波数での群遅延量（群遅延特性の周
波数０Ｈｚでの遅延量）を理論的に一定になるように回
路が構成されされており、調整をおこなっても回路の遅
延時間を一定に保つことができる。
【００１３】
【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例である。まずこの発
明の実施例を説明する前に、この発明の考え方を説明す
ることにする。
明する。図１はこの発明の一実施例である。まずこの発
明の実施例を説明する前に、この発明の考え方を説明す
ることにする。
【００１４】従来回路の問題点を考えた場合、式（４）
におけるＮとＭの値を独立に可変していることが要因と
なっている。そこで、ＮとＭの値をＭ−Ｎ＝Ａ＝一定値
の関係を維持したまま連動して変化させれば、式（４）
はＴ(0) ＝（１＋Ａ）＊Ｔ0となり、０周波数での群遅
延はＮ、Ｍによらず常に一定値となる。この関係を実現
するためには、フィルタ回路の伝達関数が、
におけるＮとＭの値を独立に可変していることが要因と
なっている。そこで、ＮとＭの値をＭ−Ｎ＝Ａ＝一定値
の関係を維持したまま連動して変化させれば、式（４）
はＴ(0) ＝（１＋Ａ）＊Ｔ0となり、０周波数での群遅
延はＮ、Ｍによらず常に一定値となる。この関係を実現
するためには、フィルタ回路の伝達関数が、
【００１５】
【数４】 となるように回路を構成すればよい。式（５）と式
（４）の伝達関数は若干異なるものの、ほぼ同等の信号
調整特性を得ることは可能であり、便宜上Ａ＝１として
説明すると、Ｍ＝１で位相ＥＱ特性を得、１＜Ｍ＜４／
３で０dB〜６dBのピーク特性を得、２／３＜Ｍ＜１で０
dB〜−６dBのボトム特性を得ることができる。
（４）の伝達関数は若干異なるものの、ほぼ同等の信号
調整特性を得ることは可能であり、便宜上Ａ＝１として
説明すると、Ｍ＝１で位相ＥＱ特性を得、１＜Ｍ＜４／
３で０dB〜６dBのピーク特性を得、２／３＜Ｍ＜１で０
dB〜−６dBのボトム特性を得ることができる。
【００１６】次に、図１のこの発明の実施例について説
明する。入力端子２１には入力信号が導入される。この
入力信号は、３端子回路ユニット、例えば第１のｇｍ増
幅器２２の正極入力端子及び第１の可変利得増幅器２３
に供給される。第１のｇｍ増幅器２２の出力端子は、第
１の容量Ｃ１を介して第１の信号（ｓｉｇ１）の入力端
子２４に接続されるとともに、第２のｇｍ増幅器２５の
正極入力端子に接続されている。この第２のｇｍ増幅器
２５の負極入力端子には、端子２６から第２の信号（ｓ
ｉｇ２）が供給される。第２のｇｍ増幅器２５の出力端
子は、信号出力端子２７に接続されるとともに、バッフ
ァ増幅器２８を介して第１のｇｍ増幅器２２の負極入力
端子に帰還路として接続されている。また第２のｇｍ増
幅器２５の出力端子には、先の可変増幅器２３の出力端
子が第２の容量Ｃ２を介して接続されている。
明する。入力端子２１には入力信号が導入される。この
入力信号は、３端子回路ユニット、例えば第１のｇｍ増
幅器２２の正極入力端子及び第１の可変利得増幅器２３
に供給される。第１のｇｍ増幅器２２の出力端子は、第
１の容量Ｃ１を介して第１の信号（ｓｉｇ１）の入力端
子２４に接続されるとともに、第２のｇｍ増幅器２５の
正極入力端子に接続されている。この第２のｇｍ増幅器
２５の負極入力端子には、端子２６から第２の信号（ｓ
ｉｇ２）が供給される。第２のｇｍ増幅器２５の出力端
子は、信号出力端子２７に接続されるとともに、バッフ
ァ増幅器２８を介して第１のｇｍ増幅器２２の負極入力
端子に帰還路として接続されている。また第２のｇｍ増
幅器２５の出力端子には、先の可変増幅器２３の出力端
子が第２の容量Ｃ２を介して接続されている。
【００１７】ここで第１、第２のｇｍ増幅器２２、２５
の増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力
信号をＸ、出力信号をＹとし、第２の容量Ｃ２に与える
信号をＮ＊Ｘ、第１のｇｍ増幅器２２の出力端での信号
をＺとすると次式が成立する。
の増分伝達コンダクタンスをｇｍ１、ｇｍ２とし、入力
信号をＸ、出力信号をＹとし、第２の容量Ｃ２に与える
信号をＮ＊Ｘ、第１のｇｍ増幅器２２の出力端での信号
をＺとすると次式が成立する。
【００１８】
【数５】
【００１９】
【数６】 となり、可変量Ｎ、Ｍの値によらず、常に一定値となり
目的の特性が得られている。ここで可変量Ｎは、フィル
タ回路の高域特性を決める項であり、特にＮ＝１としＡ
をＡ＋１と置き換えると、式（８）は式（５）に一致す
る。
目的の特性が得られている。ここで可変量Ｎは、フィル
タ回路の高域特性を決める項であり、特にＮ＝１としＡ
をＡ＋１と置き換えると、式（８）は式（５）に一致す
る。
【００２０】さらに、ｓｉｇ１とｓｉｇ２の作成手段と
しては様々な方法が可能である。図２（Ａ）は１つの例
を示している。図１と同一部分には同一符号を付してい
る。図１と異なる部分を説明する。バッファ増幅器２８
の出力が係数器３１を介して第２のｇｍ増幅器２５の負
極入力端子に接続されている。第２のｇｍ増幅器２５の
出力が差動増幅器３２の正極入力端子に接続され、この
差動増幅器３２の負極入力端子には入力端子２１が接続
され、差動増幅器３２の出力端子が第１の容量Ｃ１を介
して第１のｇｍ増幅器２２の出力端子に接続されてい
る。係数器２６の出力には、第２の信号（ｓｉｇ２）が
現れ、差動増幅器３２の出力には第１の信号（ｓｉｇ
１）が現れるようになっている。即ち、ｓｉｇ１＝Ｍ＊
（Ｙ−Ｘ）、 ｓｉｇ２＝２＊Ｙ であり、ｓｉｇ１
−ｓｉｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなる。この関係
は、先の式（７）を満足していることになり、０周波数
での群遅延が一定となるフィルタの伝達関数式（５）を
実現することになる。
しては様々な方法が可能である。図２（Ａ）は１つの例
を示している。図１と同一部分には同一符号を付してい
る。図１と異なる部分を説明する。バッファ増幅器２８
の出力が係数器３１を介して第２のｇｍ増幅器２５の負
極入力端子に接続されている。第２のｇｍ増幅器２５の
出力が差動増幅器３２の正極入力端子に接続され、この
差動増幅器３２の負極入力端子には入力端子２１が接続
され、差動増幅器３２の出力端子が第１の容量Ｃ１を介
して第１のｇｍ増幅器２２の出力端子に接続されてい
る。係数器２６の出力には、第２の信号（ｓｉｇ２）が
現れ、差動増幅器３２の出力には第１の信号（ｓｉｇ
１）が現れるようになっている。即ち、ｓｉｇ１＝Ｍ＊
（Ｙ−Ｘ）、 ｓｉｇ２＝２＊Ｙ であり、ｓｉｇ１
−ｓｉｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなる。この関係
は、先の式（７）を満足していることになり、０周波数
での群遅延が一定となるフィルタの伝達関数式（５）を
実現することになる。
【００２１】図２（Ｂ）はさらに他の実施例である。図
２（Ａ）と同一部分には同一符号を付して、図２（Ａ）
と異なる部分を説明する。この実施例では、バッファ増
幅器２８の出力が、直接ｓｉｇ２として使用される。次
にｓｉｇ１は、加算器３３から得られている。加算器３
３は、第２のｇｍ増幅器２５の出力を反転器３４で反転
した信号と、差動増幅器３２の出力を加算して作成して
いる。この回路によると、ｓｉｇ１＝Ｍ＊（Ｙ−Ｘ）−
Ｙ、 ｓｉｇ２＝Ｙ であり、よってｓｉｇ１−ｓｉ
ｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなり、式（７）を満足
し、０周波数での群遅延が一定となるフィルタの伝達関
数式（５）を実現することになる。ｓｉｇ１、ｓｉｇ２
の作成手段は、そのほか種々の実施例が可能であり、式
（７）を満足するものであればよい。
２（Ａ）と同一部分には同一符号を付して、図２（Ａ）
と異なる部分を説明する。この実施例では、バッファ増
幅器２８の出力が、直接ｓｉｇ２として使用される。次
にｓｉｇ１は、加算器３３から得られている。加算器３
３は、第２のｇｍ増幅器２５の出力を反転器３４で反転
した信号と、差動増幅器３２の出力を加算して作成して
いる。この回路によると、ｓｉｇ１＝Ｍ＊（Ｙ−Ｘ）−
Ｙ、 ｓｉｇ２＝Ｙ であり、よってｓｉｇ１−ｓｉ
ｇ２＝Ｍ＊（Ｙ−Ｘ）−２＊Ｙとなり、式（７）を満足
し、０周波数での群遅延が一定となるフィルタの伝達関
数式（５）を実現することになる。ｓｉｇ１、ｓｉｇ２
の作成手段は、そのほか種々の実施例が可能であり、式
（７）を満足するものであればよい。
【００２２】
【発明の効果】上述したようにこの発明の回路によれ
ば、特性の調整をおこなっても回路の遅延時間がほとん
ど変化しない。特に、アナログＶＴＲの画質調整回路と
して用いた場合、画質調整による輝度、色信号間の時間
的ずれが生じないようにする点では極めて有効である。
また、関連性をもつ２系統（複数系統）の信号にそれぞ
れ異なる信号処理を施し、最終的には合成して用いるよ
うな場合、それぞれの系統の信号間で時間的ずれが生じ
るのを抑える場合有効である。
ば、特性の調整をおこなっても回路の遅延時間がほとん
ど変化しない。特に、アナログＶＴＲの画質調整回路と
して用いた場合、画質調整による輝度、色信号間の時間
的ずれが生じないようにする点では極めて有効である。
また、関連性をもつ２系統（複数系統）の信号にそれぞ
れ異なる信号処理を施し、最終的には合成して用いるよ
うな場合、それぞれの系統の信号間で時間的ずれが生じ
るのを抑える場合有効である。
【図１】この発明の一実施例を示す回路図。
【図２】この発明の他の実施例を示す回路図。
【図３】従来のフィルタ回路を示す図。
２２、２５…ｇｍ増幅器、２３…可変利得増幅器、２８
…バッファ増幅器、３１…係数器、３２…差動増幅器、
３３…加算器、３４…反転器。
…バッファ増幅器、３１…係数器、３２…差動増幅器、
３３…加算器、３４…反転器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/12 H03F 1/34 H03H 11/04
Claims (2)
- 【請求項１】第1の入力端子が信号入力端子に接続され
た第1の３端子回路ユニットと、 前記第1の３端子回路ユニットの出力端子が第1の入力端
子に接続された第２の３端子回路ユニットと、 前記第1の３端子回路ユニットの出力端子に第1の信号
（sig1）を供給する第1の容量と、 前記第２の３端子回路ユニットの出力端子に入力端子が
接続されて、出力端子が前記第1の３端子回路ユニット
の第２の入力端子に機関接続されたバッファ増幅器と、 前記入力端子が入力端子に接続され、出力端子が第２の
容量を介して前記第２の３端子回路ユニットの出力端子
に接続された可変利得増幅器と、 前記第２の３端子回路ユニットの第２の入力端子に第２
の信号(sig2)を供給する回路と、 前記第１の３端子回路ユニットの第１の入力端子に供給
される信号を入力信号（ＩＮ）、前記第２の３端子回路
ユニットの出力端子に導出される信号を出力信号（ＯＵ
Ｔ）として、前記第１、第２の信号sig1,sig2を sig1−sig2＝［（ＯＵＴ−ＩＮ）に比例した信号］−
［ＯＵＴに比例した信号］となる関係に設定するため
に、 前記第２の３端子回路ユニットの第２の入力端子に前記
（ＯＵＴ）に比例した信号を入力する係数手段と、前記
第１の容量に前記（ＯＵＴ）と（ＩＮ）の差に比例した
信号を供給する差動増幅器手段とからなる設定手段と を
具備したことを特徴とするフィルタ回路。 - 【請求項２】第1の入力端子が信号入力端子に接続され
た第1の３端子回路ユニットと、 前記第1の３端子回路ユニットの出力端子が第1の入力端
子に接続された第２の３端子回路ユニットと、 前記第1の３端子回路ユニットの出力端子に第1の信号
（sig1）を供給する第1の容量と、 前記第２の３端子回路ユニットの出力端子に入力端子が
接続されて、出力端子が前記第1の３端子回路ユニット
の第２の入力端子に機関接続されたバッファ増幅器と、 前記入力端子が入力端子に接続され、出力端子が第２の
容量を介して前記第２の３端子回路ユニットの出力端子
に接続された可変利得増幅器と、 前記第２の３端子回路ユニットの第２の入力端子に第２
の信号(sig2)を供給する回路と、 前記第１の３端子回路ユニットの第１の入力端子に供給
される信号を入力信号（ＩＮ）、前記第２の３端子回路
ユニットの出力端子に導出される信号を出力信号（ＯＵ
Ｔ）として、前記第１、第２の信号sig1,sig2を sig1−sig2＝［（ＯＵＴ−ＩＮ）に比例した信号］−
［ＯＵＴに比例した信号］となる関係に設定するため
に、 前記第２の３端子回路ユニットの第２の入力端子に前記
バッファ増幅器の出力を導入する手段と、前記（ＯＵ
Ｔ）と（ＩＮ）の差に比例した信号を得る差動増幅器手
段と、前記（ＯＵＴ）の反転を得る反転増幅器手段と、
前記反転増幅器手段の出力と前記差動増幅器手段の出力
を合成し、前記第１の容量に供給する加算手段とからな
る設定手段と を具備したことを特徴とするフィルタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12886893A JP3349550B2 (ja) | 1993-05-31 | 1993-05-31 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12886893A JP3349550B2 (ja) | 1993-05-31 | 1993-05-31 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338759A JPH06338759A (ja) | 1994-12-06 |
| JP3349550B2 true JP3349550B2 (ja) | 2002-11-25 |
Family
ID=14995351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12886893A Expired - Fee Related JP3349550B2 (ja) | 1993-05-31 | 1993-05-31 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3151376B2 (ja) * | 1995-04-26 | 2001-04-03 | 株式会社東芝 | フィルタ回路 |
| KR101466857B1 (ko) | 2008-09-02 | 2014-12-02 | 삼성전자주식회사 | 안정도 보상 회로 및 이를 포함하는 ｄｃ-ｄｃ 컨버터 |
-
1993
- 1993-05-31 JP JP12886893A patent/JP3349550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338759A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636608B1 (en) | Pseudo-stereo circuit | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JP2542634B2 (ja) | アクティブフィルタ型信号調整回路 | |
| JP3349550B2 (ja) | フィルタ回路 | |
| JPH08111792A (ja) | 画像輪郭強調器 | |
| US4071782A (en) | Phaseless equalizer | |
| US5258716A (en) | All-pass filter | |
| JP2963709B2 (ja) | アナログフィルタ回路 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JP2605280B2 (ja) | トーンコントロール回路 | |
| US4629995A (en) | Variable emphasis circuit | |
| US4926473A (en) | Longitudinal balance system | |
| JP3096131B2 (ja) | フィルタ回路 | |
| JP3427647B2 (ja) | 音質調整回路 | |
| JP2932534B2 (ja) | 状態変数回路 | |
| JP3393240B2 (ja) | アクティブバンドパスフィルタ及びこれを用いた記録情報再生装置 | |
| JP3300453B2 (ja) | 画質調整装置 | |
| JP2937653B2 (ja) | 周波数特性調整回路 | |
| JP3184376B2 (ja) | 周波数自動調整回路 | |
| JP3109128B2 (ja) | シャープネス回路 | |
| JPH07263988A (ja) | トーンコントロール回路 | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP3901938B2 (ja) | ビデオａｇｃ回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JPS6240883B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |