JP2840490B2 - アクティブフィルタ回路 - Google Patents
アクティブフィルタ回路Info
- Publication number
- JP2840490B2 JP2840490B2 JP3316034A JP31603491A JP2840490B2 JP 2840490 B2 JP2840490 B2 JP 2840490B2 JP 3316034 A JP3316034 A JP 3316034A JP 31603491 A JP31603491 A JP 31603491A JP 2840490 B2 JP2840490 B2 JP 2840490B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current source
- circuit
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000001747 exhibiting effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 102220494499 Ras-related protein Rab-6A_I46E_mutation Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45294—Indexing scheme relating to differential amplifiers the AAC comprising biasing means to stabilise itself
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45721—Indexing scheme relating to differential amplifiers the LC comprising only an output circuit for one phase of the signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体集積回路で構
成するアクティブフィルタ回路の受動素子を原因とする
特性のバラツキ、温度依存性の改善に関するものであ
る。
成するアクティブフィルタ回路の受動素子を原因とする
特性のバラツキ、温度依存性の改善に関するものであ
る。
【0002】
【従来の技術】図13に従来の1次ローパスフィルタで
ある、アクティブフィルタ回路の回路例を示す。
ある、アクティブフィルタ回路の回路例を示す。
【0003】図13において入力端子2はNPNトラン
ジスタ13のベースに接続される。入力端子2には、電
圧源4によって与えられる直流バイアス電圧と、交流信
号源3によって与えられる交流信号Vi が重ね合わされ
た信号が入力される。
ジスタ13のベースに接続される。入力端子2には、電
圧源4によって与えられる直流バイアス電圧と、交流信
号源3によって与えられる交流信号Vi が重ね合わされ
た信号が入力される。
【0004】NPNトランジスタ13のコレクタは電源
1に接続され、そのエミッタは抵抗15(抵抗値RE )
を介して定電流源17の一端に接続され、定電流源17
の他端は接地される。定電流源17は、直流電流2I3
を流す。
1に接続され、そのエミッタは抵抗15(抵抗値RE )
を介して定電流源17の一端に接続され、定電流源17
の他端は接地される。定電流源17は、直流電流2I3
を流す。
【0005】定電流源17の一端は抵抗16(抵抗値R
E )の一端に接続され、抵抗16の他端はNPNトラン
ジスタ14のエミッタに接続される。NPNトランジス
タ14のベースは、出力端子24に接続され、そのコレ
クタはNPNトランジスタ18,19それぞれのエミッ
タに接続される。NPNトランジスタ18のコレクタは
電源1に接続され、そのベースはNPNトランジスタ7
のエミッタに接続される。NPNトランジスタ19のコ
レクタは定電流源20の一端に接続され、定電流源20
の他端は電源1に接続される。NPNトランジスタ19
のコレクタはNPNトランジスタ22のベース及びコン
デンサ21(容量C1 )の一端に接続される。コンデン
サ21の他端は接地される。
E )の一端に接続され、抵抗16の他端はNPNトラン
ジスタ14のエミッタに接続される。NPNトランジス
タ14のベースは、出力端子24に接続され、そのコレ
クタはNPNトランジスタ18,19それぞれのエミッ
タに接続される。NPNトランジスタ18のコレクタは
電源1に接続され、そのベースはNPNトランジスタ7
のエミッタに接続される。NPNトランジスタ19のコ
レクタは定電流源20の一端に接続され、定電流源20
の他端は電源1に接続される。NPNトランジスタ19
のコレクタはNPNトランジスタ22のベース及びコン
デンサ21(容量C1 )の一端に接続される。コンデン
サ21の他端は接地される。
【0006】NPNトランジスタ22のコレクタは電源
1に接続され、エミッタは出力端子24及び定電流源2
3の一端に接続され、定電流源23の他端は接地され
る。NPNトランジスタ19のベースはNPNトランジ
スタ6のエミッタに接続され、トランジスタ6,7のそ
れぞれのベース、コレクタは共通して電圧源5に接続さ
れる。NPNトランジスタ6のエミッタはNPNトラン
ジスタ9のコレクタに接続され、NPNトランジスタ7
のエミッタはNPNトランジスタ10のコレクタに接続
される。NPNトランジスタ9のエミッタは抵抗11
(抵抗値R1 )を介して接地され、NPNトランジスタ
10のエミッタは抵抗12(抵抗値R2 )を介して接地
される。トランジスタ9,10のベースは共通して電圧
源8に接続されている。
1に接続され、エミッタは出力端子24及び定電流源2
3の一端に接続され、定電流源23の他端は接地され
る。NPNトランジスタ19のベースはNPNトランジ
スタ6のエミッタに接続され、トランジスタ6,7のそ
れぞれのベース、コレクタは共通して電圧源5に接続さ
れる。NPNトランジスタ6のエミッタはNPNトラン
ジスタ9のコレクタに接続され、NPNトランジスタ7
のエミッタはNPNトランジスタ10のコレクタに接続
される。NPNトランジスタ9のエミッタは抵抗11
(抵抗値R1 )を介して接地され、NPNトランジスタ
10のエミッタは抵抗12(抵抗値R2 )を介して接地
される。トランジスタ9,10のベースは共通して電圧
源8に接続されている。
【0007】一般にトランジスタのエミッタ電流IE
は、次式で表される。
は、次式で表される。
【0008】
【数1】
【0009】但し、VBEはベース・エミッタ間電圧、k
はボルツマン定数、Tは絶対温度で表したトランジスタ
の周囲温度、qは電子の電荷量である。数1により、図
13のトランジスタ13,14のエミッタ抵抗re は次
式で表される。
はボルツマン定数、Tは絶対温度で表したトランジスタ
の周囲温度、qは電子の電荷量である。数1により、図
13のトランジスタ13,14のエミッタ抵抗re は次
式で表される。
【0010】
【数2】
【0011】これにより、入力端子2に入力された交流
信号Vi 、出力端子に現れる交流信号Vo を用いて、ト
ランジスタ14のコレクタ電流の交流成分I14C は次式
で表される。
信号Vi 、出力端子に現れる交流信号Vo を用いて、ト
ランジスタ14のコレクタ電流の交流成分I14C は次式
で表される。
【0012】
【数3】
【0013】トランジスタ19の交流コレクタ電流I19
C はトランジスタ6,7のエミッタ電流I6E,I7Eで決
定され次式の様になる。
C はトランジスタ6,7のエミッタ電流I6E,I7Eで決
定され次式の様になる。
【0014】
【数4】
【0015】なお電流源20の流す直流電流の値は、ト
ランジスタ19の直流コレクタ電流に等しくなる様に設
定する。
ランジスタ19の直流コレクタ電流に等しくなる様に設
定する。
【0016】トランジスタ22のベースに入力される交
流電圧V22B は、
流電圧V22B は、
【0017】
【数5】 と表される。ここでfは信号Vi の周波数,πは円周率
である。
である。
【0018】出力端子24に現われる交流信号Vo は交
流電圧V22B と等しいため、次式で表される。
流電圧V22B と等しいため、次式で表される。
【0019】
【数6】
【0020】数2、数3、数4、数6より次式を得る。
【0021】
【数7】
【0022】I6E,I7Eは電圧源8の電圧V8 と抵抗R
1,R2 とで決定され、それぞれ次式で表される。
1,R2 とで決定され、それぞれ次式で表される。
【0023】
【数8】
【0024】
【数9】
【0025】ここでVBE9 ,VBE10はそれぞれトランジ
スタ9,10のベース・エミッタ間電圧である。
スタ9,10のベース・エミッタ間電圧である。
【0026】出力端子24において出力される交流信号
Vo の周波数特性は、数7からわかるように、半導体集
積回路に内蔵される、コンデンサ21の容量C1 、抵抗
15,16の抵抗値RE 、集積回路内の電流I3 、絶対
温度T、及びエミッタ電流I6E,I7Eの比により決ま
る。
Vo の周波数特性は、数7からわかるように、半導体集
積回路に内蔵される、コンデンサ21の容量C1 、抵抗
15,16の抵抗値RE 、集積回路内の電流I3 、絶対
温度T、及びエミッタ電流I6E,I7Eの比により決ま
る。
【0027】
【発明が解決しようとする課題】従来のアクティブフィ
ルタ回路は、上記のように構成されていたので、その周
波数特性は半導体集積回路の内蔵コンデンサの容量、内
蔵抵抗の抵抗値、絶対温度に依存し、半導体集積回路の
製造のバラツキによる容量、抵抗値の変化、周囲温度の
変化により特性が変化するという問題点があった。
ルタ回路は、上記のように構成されていたので、その周
波数特性は半導体集積回路の内蔵コンデンサの容量、内
蔵抵抗の抵抗値、絶対温度に依存し、半導体集積回路の
製造のバラツキによる容量、抵抗値の変化、周囲温度の
変化により特性が変化するという問題点があった。
【0028】この発明は上記のような問題点を解消する
ためになされたもので、製造のバラツキによる受動素子
のバラツキ、温度依存性に依存しない特性をもつアクテ
ィブフィルタ回路を得ることを目的とする。
ためになされたもので、製造のバラツキによる受動素子
のバラツキ、温度依存性に依存しない特性をもつアクテ
ィブフィルタ回路を得ることを目的とする。
【0029】
【課題を解決するための手段】この発明のアクティブフ
ィルタ回路は、可変利得を有し、正入力端と、負入力端
と、出力端とを有する電圧電流変換回路と、正入力端に
接続された第1入力端子と、電圧電流変換回路の出力端
に接続された入力端と、出力端を有するバッファ回路
と、バッファの入力端に接続された一端と、他端とを有
し、第1容量値を呈する第1コンデンサと、第1コンデ
ンサの他端に接続された第2入力端子と、バッファの出
力端及びに電圧電流変換回路の負入力端に共通して接続
された出力端子とを備える。
ィルタ回路は、可変利得を有し、正入力端と、負入力端
と、出力端とを有する電圧電流変換回路と、正入力端に
接続された第1入力端子と、電圧電流変換回路の出力端
に接続された入力端と、出力端を有するバッファ回路
と、バッファの入力端に接続された一端と、他端とを有
し、第1容量値を呈する第1コンデンサと、第1コンデ
ンサの他端に接続された第2入力端子と、バッファの出
力端及びに電圧電流変換回路の負入力端に共通して接続
された出力端子とを備える。
【0030】電圧電流変換回路は、第1電流及び第2電
流を流す2出力端を有する第1電流源と、互いに接続さ
れた制御電極及び第1電流電極並びに第1電流源の2出
力端のうち第1電流を流す一方に接続され第1電流を流
す第2電流電極を含む第1電流駆動トランジスタと、互
いに接続された制御電極及び第1電流電極並びに第1電
流源の2出力端のうち第2電流を流す他方に接続され第
2電流を流す第2電流電極を含む第2電流駆動トランジ
スタと、第1電位点と、第2電位点と、所定の直流電流
を流す第2電流源と、第1電流源の2出力端の一方に接
続された制御電極と、第1電位点に接続された第1電流
電極と、第2電流電極とを含む第1トランジスタと、第
1電流源の2出力端の他方に接続された制御電極と、電
圧電流変換回路の出力端に、かつ第2電流源を介して第
1電位点にそれぞれ接続され、所定の直流電流を直流分
とする電流を流す第1電流電極と、第2電流電極とを含
む第2トランジスタと、一端と、第2電位点に接続され
た他端と、第1の抵抗値を呈する第1内蔵抵抗とを有
し、第1抵抗値の逆数に比例し、絶対温度に換算した周
囲温度に比例する第3電流を流す第3電流源と、第2抵
抗値を呈する一対の第2内蔵抵抗と、正入力端に接続さ
れた制御電極と、第1電位点に接続された第1電流電極
と、第2内蔵抵抗の一方を介して第2電流源の他端に接
続された第2電流電極とを含む第3トランジスタと、負
入力端に接続された制御電極と、第1及び第2トランジ
スタの第2電流電極に共通して接続された第1電流電極
と、第2内蔵抵抗の他方を介して第2電流源の他端に接
続された第2電流電極とを含む第4トランジスタとを有
する。
流を流す2出力端を有する第1電流源と、互いに接続さ
れた制御電極及び第1電流電極並びに第1電流源の2出
力端のうち第1電流を流す一方に接続され第1電流を流
す第2電流電極を含む第1電流駆動トランジスタと、互
いに接続された制御電極及び第1電流電極並びに第1電
流源の2出力端のうち第2電流を流す他方に接続され第
2電流を流す第2電流電極を含む第2電流駆動トランジ
スタと、第1電位点と、第2電位点と、所定の直流電流
を流す第2電流源と、第1電流源の2出力端の一方に接
続された制御電極と、第1電位点に接続された第1電流
電極と、第2電流電極とを含む第1トランジスタと、第
1電流源の2出力端の他方に接続された制御電極と、電
圧電流変換回路の出力端に、かつ第2電流源を介して第
1電位点にそれぞれ接続され、所定の直流電流を直流分
とする電流を流す第1電流電極と、第2電流電極とを含
む第2トランジスタと、一端と、第2電位点に接続され
た他端と、第1の抵抗値を呈する第1内蔵抵抗とを有
し、第1抵抗値の逆数に比例し、絶対温度に換算した周
囲温度に比例する第3電流を流す第3電流源と、第2抵
抗値を呈する一対の第2内蔵抵抗と、正入力端に接続さ
れた制御電極と、第1電位点に接続された第1電流電極
と、第2内蔵抵抗の一方を介して第2電流源の他端に接
続された第2電流電極とを含む第3トランジスタと、負
入力端に接続された制御電極と、第1及び第2トランジ
スタの第2電流電極に共通して接続された第1電流電極
と、第2内蔵抵抗の他方を介して第2電流源の他端に接
続された第2電流電極とを含む第4トランジスタとを有
する。
【0031】
【0032】第1電流源は、第1補正電流源回路と、第
2補正電流源回路とを備える。第1補正電流源回路は、
第2容量値を呈する第2コンデンサを有し、第2容量値
に比例した第1補正電流を流す。第2補正電流源回路
は、第3抵抗値を呈する第3内蔵抵抗を有し、第3抵抗
値に反比例した第2補正電流を流す。
2補正電流源回路とを備える。第1補正電流源回路は、
第2容量値を呈する第2コンデンサを有し、第2容量値
に比例した第1補正電流を流す。第2補正電流源回路
は、第3抵抗値を呈する第3内蔵抵抗を有し、第3抵抗
値に反比例した第2補正電流を流す。
【0033】第1電流は第1補正電流に比例し、第2電
流は第2補正電流と第1電流との差である。
流は第2補正電流と第1電流との差である。
【0034】
【0035】望ましくは、第1電流源は第1外部抵抗と
第2外部抵抗を更に有し、これらの比によって第1補正
電流又は第2補正電流を設定し、第1及び第2電流を設
定する。
第2外部抵抗を更に有し、これらの比によって第1補正
電流又は第2補正電流を設定し、第1及び第2電流を設
定する。
【0036】また、望ましくは第1電流源は、複数の出
力トランジスタと、複数の切り替えスイッチを更に有
し、出力トランジスタのいずれが第1補正電流源回路に
接続されるかを、切り替えスイッチが制御することによ
り、第1電流と第1補正電流との比を設定する。
力トランジスタと、複数の切り替えスイッチを更に有
し、出力トランジスタのいずれが第1補正電流源回路に
接続されるかを、切り替えスイッチが制御することによ
り、第1電流と第1補正電流との比を設定する。
【0037】
【作用】この発明における第2電流源は、第1内蔵抵抗
R0 を有しており、絶対温度に換算した周囲温度をTと
して、
R0 を有しており、絶対温度に換算した周囲温度をTと
して、
【0038】
【数10】
【0039】の関係を保って、第3電流である2I3 を
流す。
流す。
【0040】また、この発明における第1電流源は、第
2補正電流源回路において抵抗値Ra の第3内蔵抵抗
を、また第1補正電流源回路において容量値C0 の第2
コンデンサをそれぞれ有しており、
2補正電流源回路において抵抗値Ra の第3内蔵抵抗
を、また第1補正電流源回路において容量値C0 の第2
コンデンサをそれぞれ有しており、
【0041】
【数11】
【0042】で表される電流IA 及び
【0043】
【数12】
【0044】の関係にある電流ID を流す。
【0045】これらの電流を流すことにより、アクティ
ブフィルタ回路の周波数特性は、第1、第2、第3内蔵
抵抗の抵抗値の比、第1及び第2コンデンサの比、によ
って決定され、その絶対値に依存しない。また周囲温度
にも依存しない。
ブフィルタ回路の周波数特性は、第1、第2、第3内蔵
抵抗の抵抗値の比、第1及び第2コンデンサの比、によ
って決定され、その絶対値に依存しない。また周囲温度
にも依存しない。
【0046】特に第1電流源において、第1補正電流の
第2容量値に対する比、第2補正電流の第3抵抗値の逆
数に対する比を第1外部抵抗と第2外部抵抗の比によっ
て設定するので、アクティブフィルタ回路の周波数特性
を外部で任意に設定でき、半導体集積回路の製造バラツ
キの依存性や周囲温度の依存性を再調整することができ
る。
第2容量値に対する比、第2補正電流の第3抵抗値の逆
数に対する比を第1外部抵抗と第2外部抵抗の比によっ
て設定するので、アクティブフィルタ回路の周波数特性
を外部で任意に設定でき、半導体集積回路の製造バラツ
キの依存性や周囲温度の依存性を再調整することができ
る。
【0047】また、複数の切り替えスイッチによって、
複数の出力トランジスタを第1補正電流源回路に接続し
たり、しなかったりすることで第1電流の大きさを設定
することもできる。
複数の出力トランジスタを第1補正電流源回路に接続し
たり、しなかったりすることで第1電流の大きさを設定
することもできる。
【0048】
【実施例】A)この発明の原理 具体的な実施例を説明する前に、この発明の原理につい
て簡単に説明する。
て簡単に説明する。
【0049】一般に、一次のアクティブフィルタ回路は
図10に示すような形で表される。即ち、可変利得gm
をもって電圧電流変換を行う変換回路400の正入力端
には第1入力端子401が接続され、その負入力端には
出力端子405が接続される。またその出力端には、バ
ッファ404の入力端及びコンデンサ403の一端が共
通して接続される。バッファ404の出力端には出力端
子405が、コンデンサ403の他端には第2入力端子
402が、それぞれ接続される。第1入力端及び第2入
力端にはそれぞれ入力電位V1 ,V2 が印加される。
図10に示すような形で表される。即ち、可変利得gm
をもって電圧電流変換を行う変換回路400の正入力端
には第1入力端子401が接続され、その負入力端には
出力端子405が接続される。またその出力端には、バ
ッファ404の入力端及びコンデンサ403の一端が共
通して接続される。バッファ404の出力端には出力端
子405が、コンデンサ403の他端には第2入力端子
402が、それぞれ接続される。第1入力端及び第2入
力端にはそれぞれ入力電位V1 ,V2 が印加される。
【0050】コンデンサ403の容量をC1 とすると、
このアクティブフィルタ回路の出力端子405に現れる
出力電位Vo は、
このアクティブフィルタ回路の出力端子405に現れる
出力電位Vo は、
【0051】
【数13】
【0052】で示される。但し、
【0053】
【数14】
【0054】である。
【0055】ここで変換回路400は、例えば図12に
示すような回路で構成されるので、可変利得gm は数7
を得たのと同様の考察によって
示すような回路で構成されるので、可変利得gm は数7
を得たのと同様の考察によって
【0056】
【数15】
【0057】で与えられる。
【0058】今、a,b,dを定数として、
【0059】
【数16】
【0060】が成立すれば、数14は
【0061】
【数17】
【0062】となる。
【0063】ここで、内蔵コンデンサの容量C0 ,C1
はそれぞれ分子,分母にあるため、これらの絶対値には
依存せず、容量どうしの比で値Zは決定される。また抵
抗値R0 ,RE は分母に、抵抗値Ra は分子にそれぞれ
あるため、これらの絶対値には依存せず、抵抗値どうし
の比で値Zは決定される。更に絶対温度Tはキャンセル
され、値Zはこれに影響されない。従って数13からわ
かるように、アクティブフィルタ回路の特性も容量どう
しの比、抵抗値どうしの比、で定まり、絶対温度Tの値
に依存することもない。
はそれぞれ分子,分母にあるため、これらの絶対値には
依存せず、容量どうしの比で値Zは決定される。また抵
抗値R0 ,RE は分母に、抵抗値Ra は分子にそれぞれ
あるため、これらの絶対値には依存せず、抵抗値どうし
の比で値Zは決定される。更に絶対温度Tはキャンセル
され、値Zはこれに影響されない。従って数13からわ
かるように、アクティブフィルタ回路の特性も容量どう
しの比、抵抗値どうしの比、で定まり、絶対温度Tの値
に依存することもない。
【0064】一般的に半導体集積回路では、コンデンサ
及び抵抗の絶対精度のバラツキは大きいが、コンデンサ
どうし、及び抵抗どうしの比のバラツキは±数%以内に
できる。このため、アクティブフィルタ回路の特性は製
造バラツキの影響をあまり受ないものとなる。また、絶
対温度で表された周囲温度Tはキャンセルされているの
で、周囲温度の依存性がない。
及び抵抗の絶対精度のバラツキは大きいが、コンデンサ
どうし、及び抵抗どうしの比のバラツキは±数%以内に
できる。このため、アクティブフィルタ回路の特性は製
造バラツキの影響をあまり受ないものとなる。また、絶
対温度で表された周囲温度Tはキャンセルされているの
で、周囲温度の依存性がない。
【0065】B)具体的実施例 以下、この発明を具体的なアクティブフィルタ回路に適
用した場合、及び数16を実現するための具体的な回路
構成について、図を用いて説明する。
用した場合、及び数16を実現するための具体的な回路
構成について、図を用いて説明する。
【0066】(B−1)第1実施例 まず図1にこの発明を1次ローパスフィルタ回路に適用
した、第1実施例について説明する。
した、第1実施例について説明する。
【0067】図1において入力端子2はNPNトランジ
スタ13のベースに接続される。入力端子2には、電圧
源4によって与えられる直流バイアス電圧と、交流信号
源3によって与えられる交流信号Vi が重ね合わされた
信号が入力される。
スタ13のベースに接続される。入力端子2には、電圧
源4によって与えられる直流バイアス電圧と、交流信号
源3によって与えられる交流信号Vi が重ね合わされた
信号が入力される。
【0068】NPNトランジスタ13のコレクタは電源
1に接続され、そのエミッタは抵抗15(抵抗値RE )
を介して定電流源39の一端である端子49に接続さ
れ、定電流源39の他端は接地される。定電流源39
は、直流電流2I3 を流す。
1に接続され、そのエミッタは抵抗15(抵抗値RE )
を介して定電流源39の一端である端子49に接続さ
れ、定電流源39の他端は接地される。定電流源39
は、直流電流2I3 を流す。
【0069】定電流源39の一端は抵抗16(抵抗値R
E )の一端に接続され、抵抗16の他端はNPNトラン
ジスタ14のエミッタに接続される。NPNトランジス
タ14のベースは、出力端子24に接続され、そのコレ
クタはNPNトランジスタ18,19それぞれのエミッ
タに接続される。NPNトランジスタ18のコレクタは
電源1に接続され、そのベースはNPNトランジスタ7
のエミッタに接続される。NPNトランジスタ19のコ
レクタは定電流源20の一端に接続され、定電流源20
の他端は電源1に接続される。NPNトランジスタ19
のコレクタはまた、NPNトランジスタ22のベース及
びコンデンサ21(容量C1 )の一端に接続される。コ
ンデンサ21の他端は接地される。
E )の一端に接続され、抵抗16の他端はNPNトラン
ジスタ14のエミッタに接続される。NPNトランジス
タ14のベースは、出力端子24に接続され、そのコレ
クタはNPNトランジスタ18,19それぞれのエミッ
タに接続される。NPNトランジスタ18のコレクタは
電源1に接続され、そのベースはNPNトランジスタ7
のエミッタに接続される。NPNトランジスタ19のコ
レクタは定電流源20の一端に接続され、定電流源20
の他端は電源1に接続される。NPNトランジスタ19
のコレクタはまた、NPNトランジスタ22のベース及
びコンデンサ21(容量C1 )の一端に接続される。コ
ンデンサ21の他端は接地される。
【0070】NPNトランジスタ22のコレクタは電源
1に接続され、エミッタは出力端子24及び定電流源2
3の一端に接続され、定電流源23の他端は接地され
る。NPNトランジスタ19のベースはNPNトランジ
スタ6のエミッタに接続され、トランジスタ6,7のそ
れぞれのベース,コレクタは共通して電圧源5に接続さ
れる。NPNトランジスタ6のエミッタは端子93を介
して電流源30の一端に接続され、電流源30の他端は
接地されている。NPNトランジスタ7のエミッタは端
子92を介して電流源31の一端に接続され、電流源3
1の他端は接地される。電流源30,31はそれぞれ直
流電流I30,I31をトランジスタ6,7に流す。
1に接続され、エミッタは出力端子24及び定電流源2
3の一端に接続され、定電流源23の他端は接地され
る。NPNトランジスタ19のベースはNPNトランジ
スタ6のエミッタに接続され、トランジスタ6,7のそ
れぞれのベース,コレクタは共通して電圧源5に接続さ
れる。NPNトランジスタ6のエミッタは端子93を介
して電流源30の一端に接続され、電流源30の他端は
接地されている。NPNトランジスタ7のエミッタは端
子92を介して電流源31の一端に接続され、電流源3
1の他端は接地される。電流源30,31はそれぞれ直
流電流I30,I31をトランジスタ6,7に流す。
【0071】このようなアクティブフィルタ回路では、
その出力の交流信号Vo と、入力信号Vi との間には、
数7を得たのと同様の考察によって次式の関係が成立す
る。
その出力の交流信号Vo と、入力信号Vi との間には、
数7を得たのと同様の考察によって次式の関係が成立す
る。
【0072】
【数18】
【0073】但し、
【0074】
【数19】
【0075】である。つまり、数13において電位V2
を零にした場合に相当する。
を零にした場合に相当する。
【0076】ここで直流電流I30,I31及びI3 が数1
6の関係を満たせば、数19から
6の関係を満たせば、数19から
【0077】
【数20】
【0078】が得られる。
【0079】ここで、内蔵コンデンサの容量C0 ,C1
はそれぞれ分子,分母にあるため、これらの絶対値には
依存せず、容量どうしの比で値Zは決定される。また抵
抗値R0 ,RE は分母に、抵抗値Ra は分子にそれぞれ
あるため、これらの絶対値には依存せず、抵抗値どうし
の比で値Zは決定される。更に絶対温度Tはキャンセル
され、値Zはこれに影響されない。従って数18からわ
かるように、アクティブフィルタ回路の特性も容量どう
しの比、抵抗値どうしの比、で定まり、絶対温度で表さ
れた周囲温度Tの値に依存することもない。
はそれぞれ分子,分母にあるため、これらの絶対値には
依存せず、容量どうしの比で値Zは決定される。また抵
抗値R0 ,RE は分母に、抵抗値Ra は分子にそれぞれ
あるため、これらの絶対値には依存せず、抵抗値どうし
の比で値Zは決定される。更に絶対温度Tはキャンセル
され、値Zはこれに影響されない。従って数18からわ
かるように、アクティブフィルタ回路の特性も容量どう
しの比、抵抗値どうしの比、で定まり、絶対温度で表さ
れた周囲温度Tの値に依存することもない。
【0080】(B−2)電流源39の構成 次に、数16を満たす直流電流I3 を流す電流源を実現
するための回路について説明する。
するための回路について説明する。
【0081】図2に内蔵抵抗48の抵抗値R0 の逆数
(1/R0 )及び絶対温度Tに比例する電流源39の内
部構造を示す。
(1/R0 )及び絶対温度Tに比例する電流源39の内
部構造を示す。
【0082】PNPトランジスタ41のエミッタは電源
端子40に接続され、そのベースはPNPトランジスタ
42のベースに接続される。PNPトランジスタ42の
エミッタは電源端子40に接続され、そのコレクタはN
PNトランジスタ46のコレクタに接続される。PNP
トランジスタ41のコレクタはNPNトランジスタ45
のコレクタに接続される。NPNトランジスタ45のエ
ミッタは抵抗48を介し接地され、そのベースはNPN
トランジスタ46,47のベースに共通して接続され
る。NPNトランジスタ46,47のエミッタは接地さ
れ、トランジスタ47のコレクタは端子49に接続され
る。
端子40に接続され、そのベースはPNPトランジスタ
42のベースに接続される。PNPトランジスタ42の
エミッタは電源端子40に接続され、そのコレクタはN
PNトランジスタ46のコレクタに接続される。PNP
トランジスタ41のコレクタはNPNトランジスタ45
のコレクタに接続される。NPNトランジスタ45のエ
ミッタは抵抗48を介し接地され、そのベースはNPN
トランジスタ46,47のベースに共通して接続され
る。NPNトランジスタ46,47のエミッタは接地さ
れ、トランジスタ47のコレクタは端子49に接続され
る。
【0083】NPNトランジスタ41のベース、コレク
タには、それぞれNPNトランジスタ43のエミッタ、
ベースが接続される。NPNトランジスタ43のコレク
タは接地される。またPNPトランジスタ46のベー
ス、コレクタには、それぞれPNPトランジスタ44の
エミッタ、ベースが接続される。PNPトランジスタ4
4のコレクタは電源端子40に接続され、ベースはNP
Nトランジスタ46のコレクタに接続される。
タには、それぞれNPNトランジスタ43のエミッタ、
ベースが接続される。NPNトランジスタ43のコレク
タは接地される。またPNPトランジスタ46のベー
ス、コレクタには、それぞれPNPトランジスタ44の
エミッタ、ベースが接続される。PNPトランジスタ4
4のコレクタは電源端子40に接続され、ベースはNP
Nトランジスタ46のコレクタに接続される。
【0084】次に動作について説明する。トランジスタ
41のトランジスタサイズを1とし、トランジスタ42
のトランジスタサイズをFとするとトランジスタ41,
42のエミッタ電流I41E ,I42E は数1からそれぞれ
以下の様に表される。
41のトランジスタサイズを1とし、トランジスタ42
のトランジスタサイズをFとするとトランジスタ41,
42のエミッタ電流I41E ,I42E は数1からそれぞれ
以下の様に表される。
【0085】
【数21】
【0086】但し、i01はトランジスタ41の逆方向飽
和電流、VBE41,VBE42はトランジスタ41,42のベ
ースエミッタ間電圧である。
和電流、VBE41,VBE42はトランジスタ41,42のベ
ースエミッタ間電圧である。
【0087】ここでVBE41=VBE42であるため、数21
は、
は、
【0088】
【数22】
【0089】となる。
【0090】トランジスタ46のトランジスタサイズを
1、トランジスタ45のトランジスタサイズをG,抵抗
48の抵抗値をR0 とし、トランジスタ45,46のエ
ミッタ電流I45E ,I46E はそれぞれ以下の様になる。
1、トランジスタ45のトランジスタサイズをG,抵抗
48の抵抗値をR0 とし、トランジスタ45,46のエ
ミッタ電流I45E ,I46E はそれぞれ以下の様になる。
【0091】
【数23】
【0092】但し、i02はトランジスタ46の逆方向飽
和電流、VBE46はトランジスタ46のベースエミッタ間
電圧である。数23から、
和電流、VBE46はトランジスタ46のベースエミッタ間
電圧である。数23から、
【0093】
【数24】
【0094】であり、また、
【0095】
【数25】
【0096】であるので、数24は
【0097】
【数26】
【0098】となる。よって、
【0099】
【数27】
【0100】の関係が得られ、
【0101】
【数28】
【0102】とすると、数27は、
【0103】
【数29】
【0104】となる。
【0105】次にトランジスタ46,47のトランジス
タサイズの比が1:1とすると、電流源39の一端であ
る端子49において流す出力電流I49は
タサイズの比が1:1とすると、電流源39の一端であ
る端子49において流す出力電流I49は
【0106】
【数30】
【0107】となり、数16を満足する。つまり図1の
端子49において、内蔵抵抗48の抵抗値R0 の逆数に
比例し、かつ絶対温度で表した周囲温度Tに比例する電
流を与えることができる。
端子49において、内蔵抵抗48の抵抗値R0 の逆数に
比例し、かつ絶対温度で表した周囲温度Tに比例する電
流を与えることができる。
【0108】(B−3)電流源30,31の構成 図3に数16の関係を有する直流電流I30,I31を流す
電流源の回路を示す。図1に示す電流源30,31はこ
の回路によって実現され、端子92,93のそれぞれに
直流電流IA ,ID が与えられる。よって図1におい
て、この回路によって得られる電流IA ,ID をそれぞ
れ電流I31,I30として用いることができる。
電流源の回路を示す。図1に示す電流源30,31はこ
の回路によって実現され、端子92,93のそれぞれに
直流電流IA ,ID が与えられる。よって図1におい
て、この回路によって得られる電流IA ,ID をそれぞ
れ電流I31,I30として用いることができる。
【0109】C0 比例電流源62は、その内部に内蔵コ
ンデンサを有し、その容量C0 に比例した電流I61を流
す。C0 比例電流源62の構成については、後述する。
ンデンサを有し、その容量C0 に比例した電流I61を流
す。C0 比例電流源62の構成については、後述する。
【0110】C0 比例電流源62は、カレントミラー回
路M1のうち、基準となる枝B1に端子61を介して接
続される。カレントミラー回路M1は、基準となる枝B
1に流れる電流と等しい電流を流す2つの枝B2,B3
を有する。カレントミラー回路M1には、枝B2を介し
て、カレントミラー回路M2が接続される。カレントミ
ラー回路M2は枝B2を基準となる枝とし、これに流れ
る電流と等しい電流を流す枝B4を有する。枝B4は端
子92に接続される。
路M1のうち、基準となる枝B1に端子61を介して接
続される。カレントミラー回路M1は、基準となる枝B
1に流れる電流と等しい電流を流す2つの枝B2,B3
を有する。カレントミラー回路M1には、枝B2を介し
て、カレントミラー回路M2が接続される。カレントミ
ラー回路M2は枝B2を基準となる枝とし、これに流れ
る電流と等しい電流を流す枝B4を有する。枝B4は端
子92に接続される。
【0111】一方枝B3は、端子76を介して、1/R
a 比例電流源77に接続され、更に端子93に接続され
る。1/Ra 比例電流源77は、その内部に内蔵抵抗を
有し、その抵抗値Ra の逆数に比例した電流I76を流
す。1/Ra 比例電流源77の構成についても後述す
る。
a 比例電流源77に接続され、更に端子93に接続され
る。1/Ra 比例電流源77は、その内部に内蔵抵抗を
有し、その抵抗値Ra の逆数に比例した電流I76を流
す。1/Ra 比例電流源77の構成についても後述す
る。
【0112】カレントミラー回路M1は、図3において
は以下のように構成される。PNPトランジスタ83の
コレクタは枝B1を通じて端子61に接続され、そのエ
ミッタは抵抗81を介して電源端子80に接続される。
そのベースはPNPトランジスタ84,85のベースに
共通して接続される。
は以下のように構成される。PNPトランジスタ83の
コレクタは枝B1を通じて端子61に接続され、そのエ
ミッタは抵抗81を介して電源端子80に接続される。
そのベースはPNPトランジスタ84,85のベースに
共通して接続される。
【0113】トランジスタ84のエミッタは抵抗94を
介して電源端子80に接続され、そのコレクタは、枝B
2を介してカレントミラー回路M2に接続される。トラ
ンジスタ85のエミッタは抵抗82を介して電源端子8
0に接続され、そのコレクタは、枝B3を介して端子9
3に接続される。PNPトランジスタ86のコレクタは
接地され、そのベース及びエミッタは、それぞれトラン
ジスタ83のコレクタ及びベースに接続される。
介して電源端子80に接続され、そのコレクタは、枝B
2を介してカレントミラー回路M2に接続される。トラ
ンジスタ85のエミッタは抵抗82を介して電源端子8
0に接続され、そのコレクタは、枝B3を介して端子9
3に接続される。PNPトランジスタ86のコレクタは
接地され、そのベース及びエミッタは、それぞれトラン
ジスタ83のコレクタ及びベースに接続される。
【0114】カレントミラー回路M2は、図3において
は以下のように構成される。NPNトランジスタ88の
コレクタは枝B2を介してカレントミラー回路M1と接
続され、そのベースはNPNトランジスタ89のベース
に接続され、そのエミッタは抵抗90を介し接地され
る。
は以下のように構成される。NPNトランジスタ88の
コレクタは枝B2を介してカレントミラー回路M1と接
続され、そのベースはNPNトランジスタ89のベース
に接続され、そのエミッタは抵抗90を介し接地され
る。
【0115】NPNトランジスタ89のコレクタは枝B
4を介して端子92と接続され、そのエミッタは抵抗9
1を介して接地される。トランジスタ87のコレクタは
電源端子80に接続され、そのベース及びエミッタは、
それぞれトランジスタ87のコレクタ及びベースに接続
される。
4を介して端子92と接続され、そのエミッタは抵抗9
1を介して接地される。トランジスタ87のコレクタは
電源端子80に接続され、そのベース及びエミッタは、
それぞれトランジスタ87のコレクタ及びベースに接続
される。
【0116】次に動作について説明する。C0 比例電流
源62及び1/Ra 比例電流源77は後述する構成をと
ることにより、それぞれ端子61,76に、次式で示さ
れる電流I61,I76を流す。
源62及び1/Ra 比例電流源77は後述する構成をと
ることにより、それぞれ端子61,76に、次式で示さ
れる電流I61,I76を流す。
【0117】
【数31】
【0118】まず、カレントミラー回路M1において抵
抗81,94,82が等しいとし、トランジスタ83,
84,85のトランジスタサイズが等しいとすると、ト
ランジスタ84,85のコレクタ電流(つまり枝B2,
B3に流れる電流)I84C ,I85C は以下の様になる。
抗81,94,82が等しいとし、トランジスタ83,
84,85のトランジスタサイズが等しいとすると、ト
ランジスタ84,85のコレクタ電流(つまり枝B2,
B3に流れる電流)I84C ,I85C は以下の様になる。
【0119】
【数32】
【0120】次にカレントミラー回路M2において抵抗
90,91が等しいとし、トランジスタ88,89のサ
イズが等しいとすると、トランジスタ89のコレクタ電
流I89C は数31、数32から次式の関係を有する。
90,91が等しいとし、トランジスタ88,89のサ
イズが等しいとすると、トランジスタ89のコレクタ電
流I89C は数31、数32から次式の関係を有する。
【0121】
【数33】
【0122】となる。このため端子92に出力される電
流IA (つまり枝B4に流れる電流)は、
流IA (つまり枝B4に流れる電流)は、
【0123】
【数34】
【0124】となって、IA =I31とすれば数16を満
足するものとなる。よって数31、数32から、端子9
3に出力される電流ID は
足するものとなる。よって数31、数32から、端子9
3に出力される電流ID は
【0125】
【数35】
【0126】となって、ID =I30とすれば数16を満
足するものとなる。
足するものとなる。
【0127】(B−4)C0 比例電流源62の構成 次に、C0 比例電流源62を実現するための具体的構成
について説明する。
について説明する。
【0128】図4は、C0 比例電流源62の構成を示す
回路図である。NPNトランジスタ53のベースは入力
端子51に接続され、そのコレクタは電源端子52に接
続される。そのエミッタはコンパレータ55の正入力及
びNPNトランジスタ58のコレクタに接続される。容
量C0 を呈する内蔵コンデンサ54は、NPNトランジ
スタ53のコレクタ,エミッタ間に接続されている。
回路図である。NPNトランジスタ53のベースは入力
端子51に接続され、そのコレクタは電源端子52に接
続される。そのエミッタはコンパレータ55の正入力及
びNPNトランジスタ58のコレクタに接続される。容
量C0 を呈する内蔵コンデンサ54は、NPNトランジ
スタ53のコレクタ,エミッタ間に接続されている。
【0129】コンパレータ55の負入力は電圧源56に
接続され、出力は位相比較器57の一方の入力に接続さ
れる。位相比較器57の他方の入力には入力端子50が
接続され、位相比較器57の出力はNPNトランジスタ
59のコレクタに接続される。
接続され、出力は位相比較器57の一方の入力に接続さ
れる。位相比較器57の他方の入力には入力端子50が
接続され、位相比較器57の出力はNPNトランジスタ
59のコレクタに接続される。
【0130】トランジスタ59のベース・コレクタ間は
ショートされ、エミッタは接地される。また、トランジ
スタ59のベースはNPNトランジスタ58,60のベ
ースに共通して接続される。トランジスタ58,60の
エミッタは接地され、トランジスタ60のコレクタは端
子61に接続される。
ショートされ、エミッタは接地される。また、トランジ
スタ59のベースはNPNトランジスタ58,60のベ
ースに共通して接続される。トランジスタ58,60の
エミッタは接地され、トランジスタ60のコレクタは端
子61に接続される。
【0131】図4の入力端子50,51に入力される信
号、コンパレータ55の正入力の電位及びその出力の電
位のタイミングを示すタイミングチャートを図5に示
す。
号、コンパレータ55の正入力の電位及びその出力の電
位のタイミングを示すタイミングチャートを図5に示
す。
【0132】図4の入力端子51に、つまりトランジス
タ53のベースに図5の波形(2)の信号が入力される
と、コンパレータ55の正入力の電位は期間T6 におい
て電源端子52の電位によって上昇している。しかしそ
の後は内蔵キャパシタ54の容量C0 とトランジスタ5
8のコレクタ電流で決まる時定数で立下がり、コンパレ
ータ55の正入力の電位は期間T6 経過後は傾斜をもっ
た波形(3)となる。
タ53のベースに図5の波形(2)の信号が入力される
と、コンパレータ55の正入力の電位は期間T6 におい
て電源端子52の電位によって上昇している。しかしそ
の後は内蔵キャパシタ54の容量C0 とトランジスタ5
8のコレクタ電流で決まる時定数で立下がり、コンパレ
ータ55の正入力の電位は期間T6 経過後は傾斜をもっ
た波形(3)となる。
【0133】この電位が電圧源56の電圧V56より高い
とコンパレータ55の出力は“H”に、低いと“L”に
なり、コンパレータ55の出力の電位として期間T4 の
パルス幅を有する波形(4)が得られる。位相比較器5
7の入力の一方には入力端子50から波形(1)で示さ
れるパルス幅T1 を有し、入力端子51に入力される信
号と同時に立ち上がる入力信号が、他方にはコンパレー
タ55の出力から波形(4)で示される電位がそれぞれ
入力される。位相比較器57は、トランジスタ59,5
8を介してトランジスタ58のコレクタ電流によってコ
ンパレータ55の正入力へフィードバックをかけ、期間
T1 と期間T4 が同一となる様に働く。
とコンパレータ55の出力は“H”に、低いと“L”に
なり、コンパレータ55の出力の電位として期間T4 の
パルス幅を有する波形(4)が得られる。位相比較器5
7の入力の一方には入力端子50から波形(1)で示さ
れるパルス幅T1 を有し、入力端子51に入力される信
号と同時に立ち上がる入力信号が、他方にはコンパレー
タ55の出力から波形(4)で示される電位がそれぞれ
入力される。位相比較器57は、トランジスタ59,5
8を介してトランジスタ58のコレクタ電流によってコ
ンパレータ55の正入力へフィードバックをかけ、期間
T1 と期間T4 が同一となる様に働く。
【0134】ここで波形(3)において、そのピークか
らコンパレータの閾値V56までの電圧をVA とすると、
期間T6 経過後、電圧VA以上の値をとる期間T3 は次
式の関係を示す。
らコンパレータの閾値V56までの電圧をVA とすると、
期間T6 経過後、電圧VA以上の値をとる期間T3 は次
式の関係を示す。
【0135】
【数36】
【0136】ここでI58C はトランジスタ58のコレク
タ電流である。図5において、
タ電流である。図5において、
【0137】
【数37】
【0138】であるので、
【0139】
【数38】
【0140】となる。T1 とT6 はそれぞれ入力端子5
0,51に入力する信号のパルス幅であり、ロジック波
形として入力されるので、(T1−T6 )の値を一定と
することができ、数36から、
0,51に入力する信号のパルス幅であり、ロジック波
形として入力されるので、(T1−T6 )の値を一定と
することができ、数36から、
【0141】
【数39】
【0142】が得られる。電圧VA も一定の値をとるの
で、一定値bを用いて、
で、一定値bを用いて、
【0143】
【数40】
【0144】と表すことができる。
【0145】トランジスタ58,59,60のトランジ
スタサイズが同一の場合はトランジスタ60のコレクタ
電流I60C はトランジスタ58のコレクタ電流I58C と
等しい。よって、端子61の出力電流I61は
スタサイズが同一の場合はトランジスタ60のコレクタ
電流I60C はトランジスタ58のコレクタ電流I58C と
等しい。よって、端子61の出力電流I61は
【0146】
【数41】
【0147】となる。
【0148】このようにして、内蔵コンデンサ54の容
量C0 に比例する電流を端子61に流すことができる、
C0 比例電流源62を構成することができる。
量C0 に比例する電流を端子61に流すことができる、
C0 比例電流源62を構成することができる。
【0149】 (B−5)1/Ra 比例電流源77の構成 次に、1/Ra 比例電流源77を実現するための具体的
構成について説明する。
構成について説明する。
【0150】図6は、1/Ra 比例電流源77の構成を
示す回路図である。トランジスタ72のベース・コレク
タ間はショートされ、電流源71を介して電源端子70
に接続される。そのエミッタは電圧源73を介して接地
される。トランジスタ72のベースはNPNトランジス
タ74のベースに接続され、トランジスタ74のエミッ
タは抵抗値がRa の内蔵抵抗75を介して接地され、そ
のコレクタは出力端子76に接続される。
示す回路図である。トランジスタ72のベース・コレク
タ間はショートされ、電流源71を介して電源端子70
に接続される。そのエミッタは電圧源73を介して接地
される。トランジスタ72のベースはNPNトランジス
タ74のベースに接続され、トランジスタ74のエミッ
タは抵抗値がRa の内蔵抵抗75を介して接地され、そ
のコレクタは出力端子76に接続される。
【0151】電圧源73の電圧をV73とし、トランジス
タ72,74のトランジスタサイズが等しいとすると、
トランジスタ74のエミッタ電流I74E は
タ72,74のトランジスタサイズが等しいとすると、
トランジスタ74のエミッタ電流I74E は
【0152】
【数42】
【0153】となり、従ってV73=dとおくと数42
は、
は、
【0154】
【数43】
【0155】と書ける。このため、出力端子76の電流
I76は
I76は
【0156】
【数44】
【0157】となり、内蔵抵抗Ra の逆数に比例する電
流となる。
流となる。
【0158】 (B−6)電流源30,31の他の構成 電流IA ,ID を流すための電流源30,31は、(B
−3)で説明した、図3の構成以外にも構成することが
できる。
−3)で説明した、図3の構成以外にも構成することが
できる。
【0159】図7に、数16の関係を満足する電流I3
0,I31を流す電流源の構成をブロック図で示す。
0,I31を流す電流源の構成をブロック図で示す。
【0160】C0 比例電流源62は、カレントミラー回
路M3のうち、基準となる枝B5に端子61を介して接
続される。カレントミラー回路M3は、基準となる枝B
5に流れる電流と等しい電流を流す枝B6を有する。カ
レントミラー回路M3には、枝B6を介して、カレント
ミラー回路M4が接続される。カレントミラー回路M4
は枝B6を基準となる枝とし、これに流れる電流に比例
する電流を流す枝B7を有する。
路M3のうち、基準となる枝B5に端子61を介して接
続される。カレントミラー回路M3は、基準となる枝B
5に流れる電流と等しい電流を流す枝B6を有する。カ
レントミラー回路M3には、枝B6を介して、カレント
ミラー回路M4が接続される。カレントミラー回路M4
は枝B6を基準となる枝とし、これに流れる電流に比例
する電流を流す枝B7を有する。
【0161】1/Ra 比例電流源77は、端子76及び
枝B9を介してカレントミラー回路M6に接続される。
カレントミラー回路M6は、枝B8を介してカレントミ
ラー回路M5に接続され、枝10を介して端子92に接
続される。カレントミラー回路M5は、枝B7を介して
カレントミラー回路M4に接続される一方で、枝B9を
介して、端子93に接続される。
枝B9を介してカレントミラー回路M6に接続される。
カレントミラー回路M6は、枝B8を介してカレントミ
ラー回路M5に接続され、枝10を介して端子92に接
続される。カレントミラー回路M5は、枝B7を介して
カレントミラー回路M4に接続される一方で、枝B9を
介して、端子93に接続される。
【0162】ここで、カレントミラー回路M5は、枝B
7に流れる電流と等しい電流を2つの枝B8,B9に流
す。また、カレントミラー回路M6は、枝B8に流れる
電流と等しい電流を枝B10に流す。つまり、カレント
ミラー回路M5,M6は、1/Ra 比例電流源77に対
して、それぞれ図3に示したカレントミラー回路M1,
M2と同じ接続関係にある。
7に流れる電流と等しい電流を2つの枝B8,B9に流
す。また、カレントミラー回路M6は、枝B8に流れる
電流と等しい電流を枝B10に流す。つまり、カレント
ミラー回路M5,M6は、1/Ra 比例電流源77に対
して、それぞれ図3に示したカレントミラー回路M1,
M2と同じ接続関係にある。
【0163】カレントミラー回路M3は、図7において
は以下のように構成される。PNPトランジスタ103
のコレクタは枝B5を通じて端子61に接続され、その
エミッタは抵抗101を介して電源端子100に接続さ
れる。そのベースはPNPトランジスタ104のベース
に接続される。
は以下のように構成される。PNPトランジスタ103
のコレクタは枝B5を通じて端子61に接続され、その
エミッタは抵抗101を介して電源端子100に接続さ
れる。そのベースはPNPトランジスタ104のベース
に接続される。
【0164】トランジスタ104のエミッタは抵抗10
2を介して電源端子100に接続され、そのコレクタ
は、枝B6を介してカレントミラー回路M4に接続され
る。PNPトランジスタ105のコレクタは接地され、
そのベース及びエミッタは、それぞれトランジスタ10
3のコレクタ及びベースに接続される。
2を介して電源端子100に接続され、そのコレクタ
は、枝B6を介してカレントミラー回路M4に接続され
る。PNPトランジスタ105のコレクタは接地され、
そのベース及びエミッタは、それぞれトランジスタ10
3のコレクタ及びベースに接続される。
【0165】カレントミラー回路M4は、図7において
は以下のように構成される。NPNトランジスタ107
のコレクタは枝B6を介してカレントミラー回路M3に
接続される。そのベースはNPNトランジスタ108の
ベースに接続される。トランジスタ107,108のエ
ミッタはそれぞれ端子123,124に接続され、端子
123,124は、それぞれ外部抵抗109,110を
介し接地される。トランジスタ108のコレクタは、枝
B7を介してカレントミラー回路M5に接続される。P
NPトランジスタ106のコレクタは電源端子100に
接続され、そのベース及びエミッタは、それぞれトラン
ジスタ107のコレクタ及びベースに接続される。
は以下のように構成される。NPNトランジスタ107
のコレクタは枝B6を介してカレントミラー回路M3に
接続される。そのベースはNPNトランジスタ108の
ベースに接続される。トランジスタ107,108のエ
ミッタはそれぞれ端子123,124に接続され、端子
123,124は、それぞれ外部抵抗109,110を
介し接地される。トランジスタ108のコレクタは、枝
B7を介してカレントミラー回路M5に接続される。P
NPトランジスタ106のコレクタは電源端子100に
接続され、そのベース及びエミッタは、それぞれトラン
ジスタ107のコレクタ及びベースに接続される。
【0166】カレントミラー回路M5は、図7において
は以下のように構成される。PNPトランジスタ113
のコレクタは枝B7を通じてカレントミラー回路M4に
接続され、そのエミッタは抵抗111を介して電源端子
100に接続される。そのベースはPNPトランジスタ
114,117のベースに共通して接続される。
は以下のように構成される。PNPトランジスタ113
のコレクタは枝B7を通じてカレントミラー回路M4に
接続され、そのエミッタは抵抗111を介して電源端子
100に接続される。そのベースはPNPトランジスタ
114,117のベースに共通して接続される。
【0167】トランジスタ114のエミッタは抵抗11
2を介して電源端子100に接続され、そのコレクタは
枝B8を介してカレントミラー回路M6に接続される。
トランジスタ117のエミッタは抵抗116を介して電
源端子100に接続され、そのコレクタは枝B9を介し
て端子93に接続される。PNPトランジスタ115の
コレクタは接地され、そのベース及びエミッタは、それ
ぞれトランジスタ113のコレクタ及びベースに接続さ
れる。
2を介して電源端子100に接続され、そのコレクタは
枝B8を介してカレントミラー回路M6に接続される。
トランジスタ117のエミッタは抵抗116を介して電
源端子100に接続され、そのコレクタは枝B9を介し
て端子93に接続される。PNPトランジスタ115の
コレクタは接地され、そのベース及びエミッタは、それ
ぞれトランジスタ113のコレクタ及びベースに接続さ
れる。
【0168】カレントミラー回路M6は、図7において
は以下のように構成される。NPNトランジスタ118
のコレクタは枝B8を介してカレントミラー回路M5と
接続され、そのベースはNPNトランジスタ120のベ
ースに接続され、そのエミッタは抵抗121を介し接地
される。
は以下のように構成される。NPNトランジスタ118
のコレクタは枝B8を介してカレントミラー回路M5と
接続され、そのベースはNPNトランジスタ120のベ
ースに接続され、そのエミッタは抵抗121を介し接地
される。
【0169】NPNトランジスタ120のコレクタは枝
B10を介して端子92と接続され、そのエミッタは抵
抗122を介して接地される。トランジスタ119のコ
レクタは電源端子100に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ118のコレクタ及び
ベースに接続される。
B10を介して端子92と接続され、そのエミッタは抵
抗122を介して接地される。トランジスタ119のコ
レクタは電源端子100に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ118のコレクタ及び
ベースに接続される。
【0170】次に動作について説明する。カレントミラ
ー回路M3において抵抗101,102の抵抗値を等し
いとし、トランジスタ103,104のトランジスタサ
イズを等しいとすると、トランジスタ104のコレクタ
電流I104C(つまり枝B6に流れる電流)は、
ー回路M3において抵抗101,102の抵抗値を等し
いとし、トランジスタ103,104のトランジスタサ
イズを等しいとすると、トランジスタ104のコレクタ
電流I104C(つまり枝B6に流れる電流)は、
【0171】
【数45】
【0172】となる。次にカレントミラー回路M4にお
いてトランジスタ107,108のトランジスタサイズ
が等しいとし、抵抗109,110の抵抗値が、互いに
異なる値R109 ,R110 をとるとすると、トランジスタ
107,108のエミッタ電流をI107E,I108Eは、次
式の関係を有する。
いてトランジスタ107,108のトランジスタサイズ
が等しいとし、抵抗109,110の抵抗値が、互いに
異なる値R109 ,R110 をとるとすると、トランジスタ
107,108のエミッタ電流をI107E,I108Eは、次
式の関係を有する。
【0173】
【数46】
【0174】また、枝B6に関して、
【0175】
【数47】
【0176】であるから、電流I108Eは
【0177】
【数48】
【0178】として求められる。
【0179】カレントミラー回路M5において、トラン
ジスタ113,114,117のトランジスタサイズが
等しく、抵抗111,112,116の抵抗値が等しい
とすると、トランジスタ114,117のコレクタ電流
I114C,I117Cは
ジスタ113,114,117のトランジスタサイズが
等しく、抵抗111,112,116の抵抗値が等しい
とすると、トランジスタ114,117のコレクタ電流
I114C,I117Cは
【0180】
【数49】
【0181】となる。
【0182】カレントミラー回路M6において、トラン
ジスタ118,120のトランジスタサイズが等しく、
抵抗121,122の抵抗値が等しいとすると、数4
1、数48、数49から、端子92に出力される電流I
A (つまり枝B10に流れる電流)及び端子93に出力
される電流ID は次のようになる。
ジスタ118,120のトランジスタサイズが等しく、
抵抗121,122の抵抗値が等しいとすると、数4
1、数48、数49から、端子92に出力される電流I
A (つまり枝B10に流れる電流)及び端子93に出力
される電流ID は次のようになる。
【0183】
【数50】
【0184】よって、このように構成される電流源を図
1に示す電流源30,31に用い、つまりIA =I31,
ID =I30とすることにより、また図2に示す電流源3
9を用いることにより、図1に示すアクティブフィルタ
回路に関しては、数16、数18、数19、数50か
ら、
1に示す電流源30,31に用い、つまりIA =I31,
ID =I30とすることにより、また図2に示す電流源3
9を用いることにより、図1に示すアクティブフィルタ
回路に関しては、数16、数18、数19、数50か
ら、
【0185】
【数51】
【0186】となる。よって、フィルタの周波数特性が
内蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存
することがないのみならず、外部抵抗R109,R110 の
抵抗値の比を変えることにより、フィルタの周波数特性
を半導体集積回路の外部より可変することができる。
内蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存
することがないのみならず、外部抵抗R109,R110 の
抵抗値の比を変えることにより、フィルタの周波数特性
を半導体集積回路の外部より可変することができる。
【0187】図8に、数16の関係を満足する電流I3
0,I31を流す電流源の他の構成をブロック図で示す。
C0 比例電流源62の出力は、カレントミラー回路M7
のうち、基準となる枝B11に端子61を介して接続さ
れる。カレントミラー回路M7は、基準となる枝B11
に流れる電流と等しい電流を流す2つの枝B12,B1
3を有する。カレントミラー回路M7には枝B12を介
してカレントミラー回路M8が接続される一方で、枝B
13を介して、端子93に接続される。カレントミラー
回路M8は枝B12を基準となる枝とし、これに流れる
電流に等しい電流を流す枝B14を有し、枝B14は端
子92に接続される。
0,I31を流す電流源の他の構成をブロック図で示す。
C0 比例電流源62の出力は、カレントミラー回路M7
のうち、基準となる枝B11に端子61を介して接続さ
れる。カレントミラー回路M7は、基準となる枝B11
に流れる電流と等しい電流を流す2つの枝B12,B1
3を有する。カレントミラー回路M7には枝B12を介
してカレントミラー回路M8が接続される一方で、枝B
13を介して、端子93に接続される。カレントミラー
回路M8は枝B12を基準となる枝とし、これに流れる
電流に等しい電流を流す枝B14を有し、枝B14は端
子92に接続される。
【0188】1/Ra 比例電流源77の出力は、枝B1
7を介してカレントミラー回路M10に接続される。カ
レントミラー回路M10は枝B17を基準となる枝と
し、これに流れる電流に等しい電流を流す枝B16を有
し、枝B16を介してカレントミラー回路M9に接続さ
れる。カレントミラー回路M9は枝B16を基準となる
枝とし、これに流れる電流に比例する電流を流す枝B1
5を有し、これを介して、端子93に接続される。
7を介してカレントミラー回路M10に接続される。カ
レントミラー回路M10は枝B17を基準となる枝と
し、これに流れる電流に等しい電流を流す枝B16を有
し、枝B16を介してカレントミラー回路M9に接続さ
れる。カレントミラー回路M9は枝B16を基準となる
枝とし、これに流れる電流に比例する電流を流す枝B1
5を有し、これを介して、端子93に接続される。
【0189】つまり、カレントミラー回路M7,M8,
M9,M10は、それぞれ図3に示したカレントミラー
回路M1,M2及び図7に示したカレントミラー回路M
4,M3と同じ動作を行う。
M9,M10は、それぞれ図3に示したカレントミラー
回路M1,M2及び図7に示したカレントミラー回路M
4,M3と同じ動作を行う。
【0190】カレントミラー回路M7は、図8において
は以下のように構成される。PNPトランジスタ134
のコレクタは枝B11を通じて端子61に接続され、そ
のエミッタは抵抗131を介して電源端子130に接続
される。そのベースはPNPトランジスタ135,13
6のベースに共通して接続される。
は以下のように構成される。PNPトランジスタ134
のコレクタは枝B11を通じて端子61に接続され、そ
のエミッタは抵抗131を介して電源端子130に接続
される。そのベースはPNPトランジスタ135,13
6のベースに共通して接続される。
【0191】トランジスタ135のエミッタは抵抗13
2を介して電源端子130に接続され、そのコレクタ
は、枝B12を介してカレントミラー回路M8に接続さ
れる。トランジスタ136のエミッタは抵抗133を介
して電源端子130に接続され、そのコレクタは、枝B
13を介して端子93に接続される。PNPトランジス
タ137のコレクタは接地され、そのベース及びエミッ
タは、それぞれトランジスタ134のコレクタ及びベー
スに接続される。
2を介して電源端子130に接続され、そのコレクタ
は、枝B12を介してカレントミラー回路M8に接続さ
れる。トランジスタ136のエミッタは抵抗133を介
して電源端子130に接続され、そのコレクタは、枝B
13を介して端子93に接続される。PNPトランジス
タ137のコレクタは接地され、そのベース及びエミッ
タは、それぞれトランジスタ134のコレクタ及びベー
スに接続される。
【0192】カレントミラー回路M8は、図8において
は以下のように構成される。NPNトランジスタ139
のコレクタは枝B12を介してカレントミラー回路M7
と接続され、そのベースはNPNトランジスタ140の
ベースに接続され、そのエミッタは抵抗141を介して
接地される。
は以下のように構成される。NPNトランジスタ139
のコレクタは枝B12を介してカレントミラー回路M7
と接続され、そのベースはNPNトランジスタ140の
ベースに接続され、そのエミッタは抵抗141を介して
接地される。
【0193】NPNトランジスタ140のコレクタは枝
B14を介して端子92と接続され、そのエミッタは抵
抗142を介して接地される。トランジスタ138のコ
レクタは電源端子130に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ139のコレクタ及び
ベースに接続される。
B14を介して端子92と接続され、そのエミッタは抵
抗142を介して接地される。トランジスタ138のコ
レクタは電源端子130に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ139のコレクタ及び
ベースに接続される。
【0194】カレントミラー回路M9は、図8において
は以下のように構成される。NPNトランジスタ149
のコレクタは枝B15を介して端子93に接続される。
そのベースはNPNトランジスタ148のベースに接続
される。トランジスタ148,149のエミッタはそれ
ぞれ端子150,151に接続され、端子150,15
1は、それぞれ外部抵抗152,153を介して接地さ
れる。トランジスタ148のコレクタは、枝B16を介
してカレントミラー回路M10に接続される。PNPト
ランジスタ147のコレクタは電源端子130に接続さ
れ、そのベース及びエミッタは、それぞれトランジスタ
148のコレクタ及びベースに接続される。
は以下のように構成される。NPNトランジスタ149
のコレクタは枝B15を介して端子93に接続される。
そのベースはNPNトランジスタ148のベースに接続
される。トランジスタ148,149のエミッタはそれ
ぞれ端子150,151に接続され、端子150,15
1は、それぞれ外部抵抗152,153を介して接地さ
れる。トランジスタ148のコレクタは、枝B16を介
してカレントミラー回路M10に接続される。PNPト
ランジスタ147のコレクタは電源端子130に接続さ
れ、そのベース及びエミッタは、それぞれトランジスタ
148のコレクタ及びベースに接続される。
【0195】カレントミラー回路M10は、図8におい
ては以下のように構成される。PNPトランジスタ15
3のコレクタは枝B16を介してカレントミラーM9に
接続され、そのエミッタは抵抗144を介して電源端子
130に接続される。そのベースはPNPトランジスタ
145のベースに接続される。
ては以下のように構成される。PNPトランジスタ15
3のコレクタは枝B16を介してカレントミラーM9に
接続され、そのエミッタは抵抗144を介して電源端子
130に接続される。そのベースはPNPトランジスタ
145のベースに接続される。
【0196】トランジスタ145のエミッタは抵抗14
3を介して電源端子130に接続され、そのコレクタ
は、枝B17及び端子76を介して1/Ra 比例電流源
77に接続される。PNPトランジスタ146のコレク
タは接地され、そのベース及びエミッタは、それぞれト
ランジスタ145のコレクタ及びベースに接続される。
3を介して電源端子130に接続され、そのコレクタ
は、枝B17及び端子76を介して1/Ra 比例電流源
77に接続される。PNPトランジスタ146のコレク
タは接地され、そのベース及びエミッタは、それぞれト
ランジスタ145のコレクタ及びベースに接続される。
【0197】次に動作について説明する。カレントミラ
ー回路M7において抵抗131,132,133の抵抗
値を等しいとし、トランジスタ134,135,136
のトランジスタサイズを等しいとすると、トランジスタ
135,136のコレクタ電流I135C,I136C(つまり
枝B12,B13に流れる電流)は、
ー回路M7において抵抗131,132,133の抵抗
値を等しいとし、トランジスタ134,135,136
のトランジスタサイズを等しいとすると、トランジスタ
135,136のコレクタ電流I135C,I136C(つまり
枝B12,B13に流れる電流)は、
【0198】
【数52】
【0199】となる。次にカレントミラー回路M8にお
いて抵抗141,142の抵抗値を等しいとし、トラン
ジスタ139,140のトランジスタサイズが等しいと
すると、トランジスタ140のコレクタ電流I140C(つ
まり枝B14に流れる電流)は、
いて抵抗141,142の抵抗値を等しいとし、トラン
ジスタ139,140のトランジスタサイズが等しいと
すると、トランジスタ140のコレクタ電流I140C(つ
まり枝B14に流れる電流)は、
【0200】
【数53】
【0201】となる。よって端子92に流れる電流IA
は、数41、数52、数53から、
は、数41、数52、数53から、
【0202】
【数54】
【0203】となる。
【0204】次にカレントミラー回路M10において抵
抗143,144の抵抗値が等しいとし、トランジスタ
145,153のトランジスタサイズが等しいとする
と、トランジスタ153のコレクタ電流I153Cは(つま
り枝B16に流れる電流は)、
抗143,144の抵抗値が等しいとし、トランジスタ
145,153のトランジスタサイズが等しいとする
と、トランジスタ153のコレクタ電流I153Cは(つま
り枝B16に流れる電流は)、
【0205】
【数55】
【0206】となる。次にカレントミラー回路M9にお
いてトランジスタ148,149のトランジスタサイズ
が等しいとし、外部抵抗152,153の抵抗値を互い
に異なる値R152 ,R153 とすると、トランジスタ14
8,149のエミッタ電流I148E,I149Eは次式の関係
を有する。
いてトランジスタ148,149のトランジスタサイズ
が等しいとし、外部抵抗152,153の抵抗値を互い
に異なる値R152 ,R153 とすると、トランジスタ14
8,149のエミッタ電流I148E,I149Eは次式の関係
を有する。
【0207】
【数56】
【0208】よって
【0209】
【数57】
【0210】が得られ、また枝B16に関して、
【0211】
【数58】
【0212】であるので、数55、数57、数58か
ら、
ら、
【0213】
【数59】
【0214】となる。
【0215】トランジスタ149のコレクタ電流I149C
は
は
【0216】
【数60】
【0217】であるため端子93に流れる電流ID は、数
41、数59から次式のように求まる。
41、数59から次式のように求まる。
【0218】
【数61】
【0219】よって、このように構成される電流源を図
1に示す電流源30,31に用い、つまりI31=IA ,
I30=ID とし、また図2に示す電流源39を用いるこ
とにより、図1に示すアクティブフィルタ回路に関して
は、数16、数18、数19、数61から、
1に示す電流源30,31に用い、つまりI31=IA ,
I30=ID とし、また図2に示す電流源39を用いるこ
とにより、図1に示すアクティブフィルタ回路に関して
は、数16、数18、数19、数61から、
【0220】
【数62】
【0221】となる。よってフィルタの周波数特性が内
蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存す
ることがないのみならず、外部抵抗R153 ,R152 の抵
抗値の比を変えることにより、フィルタの周波数特性を
半導体集積回路の外部より可変することができる。
蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存す
ることがないのみならず、外部抵抗R153 ,R152 の抵
抗値の比を変えることにより、フィルタの周波数特性を
半導体集積回路の外部より可変することができる。
【0222】図9に、数16の関係を満足する電流I3
0,I31を流す電流源の他の構成をブロック図で示す。
0,I31を流す電流源の他の構成をブロック図で示す。
【0223】C0 比例電流源62の出力は、カレントミ
ラー回路M11のうち、基準となる枝B18に端子61
を介して接続される。カレントミラー回路M11は、基
準となる枝B18に流れる電流と等しい電流を流す枝B
19を有する。カレントミラー回路M11には、枝B1
9を介して、カレントミラー回路M12が接続される。
カレントミラー回路M12は枝B19を基準となる枝と
し、これに流れる電流に比例する電流を流す枝B20を
有する。
ラー回路M11のうち、基準となる枝B18に端子61
を介して接続される。カレントミラー回路M11は、基
準となる枝B18に流れる電流と等しい電流を流す枝B
19を有する。カレントミラー回路M11には、枝B1
9を介して、カレントミラー回路M12が接続される。
カレントミラー回路M12は枝B19を基準となる枝と
し、これに流れる電流に比例する電流を流す枝B20を
有する。
【0224】つまり、カレントミラー回路M11,M1
2は、C0 比例電流源62に対してそれぞれ図7に示し
たカレントミラー回路M3,M4と同じ接続関係にあ
る。
2は、C0 比例電流源62に対してそれぞれ図7に示し
たカレントミラー回路M3,M4と同じ接続関係にあ
る。
【0225】1/Ra 比例電流源77は、端子76及び
枝B22を介してカレントミラー回路M13に接続され
る。カレントミラー回路M14は、枝B21を介してカ
レントミラー回路M13に接続され、枝B23を介して
端子92に接続される。カレントミラー回路M13は、
枝B20を介してカレントミラー回路M12に接続され
る一方で、枝B22を介して、端子93に接続される。
枝B22を介してカレントミラー回路M13に接続され
る。カレントミラー回路M14は、枝B21を介してカ
レントミラー回路M13に接続され、枝B23を介して
端子92に接続される。カレントミラー回路M13は、
枝B20を介してカレントミラー回路M12に接続され
る一方で、枝B22を介して、端子93に接続される。
【0226】ここで、カレントミラー回路M13は、枝
B20に流れる電流と等しい電流を2つの枝B21,B
22に流す。また、カレントミラー回路M14は、枝B
21に流れる電流と等しい電流を枝B23に流す。つま
り、カレントミラー回路M13,M14は、1/Ra 比
例電流源77に対して、それぞれ図7に示したカレント
ミラー回路M5,M6と同じ接続関係にある。
B20に流れる電流と等しい電流を2つの枝B21,B
22に流す。また、カレントミラー回路M14は、枝B
21に流れる電流と等しい電流を枝B23に流す。つま
り、カレントミラー回路M13,M14は、1/Ra 比
例電流源77に対して、それぞれ図7に示したカレント
ミラー回路M5,M6と同じ接続関係にある。
【0227】カレントミラー回路M11は、図9におい
ては以下のように構成される。PNPトランジスタ16
3のコレクタは枝B18を通じて端子61に接続され、
そのエミッタは抵抗161を介して電源端子160に接
続される。そのベースはPNPトランジスタ164のベ
ースに接続される。
ては以下のように構成される。PNPトランジスタ16
3のコレクタは枝B18を通じて端子61に接続され、
そのエミッタは抵抗161を介して電源端子160に接
続される。そのベースはPNPトランジスタ164のベ
ースに接続される。
【0228】トランジスタ164のエミッタは抵抗16
2を介して電源端子160に接続され、そのコレクタ
は、枝B19を介してカレントミラー回路M12に接続
される。PNPトランジスタ165のコレクタは接地さ
れ、そのベース及びエミッタは、それぞれトランジスタ
163のコレクタ及びベースに接続される。
2を介して電源端子160に接続され、そのコレクタ
は、枝B19を介してカレントミラー回路M12に接続
される。PNPトランジスタ165のコレクタは接地さ
れ、そのベース及びエミッタは、それぞれトランジスタ
163のコレクタ及びベースに接続される。
【0229】カレントミラー回路M12は、図9におい
ては以下のように構成される。NPNトランジスタ16
6のコレクタは、枝B19を介してカレントミラー回路
M11に接続される。そのベースはNPNトランジスタ
168,169,170のそれぞれのベースに共通して
接続される。トランジスタ166のエミッタは端子17
1に、またトランジスタ168,169,170のそれ
ぞれのエミッタは共通して端子172に、それぞれ接続
され、端子171,172は、それぞれ外部抵抗17
3,174を介して接地される。PNPトランジスタ1
67のコレクタは電源端子160に接続され、そのベー
ス及びエミッタは、それぞれトランジスタ166のコレ
クタ及びベースに接続される。トランジスタ168,1
69,170のコレクタはそれぞれスイッチ175,1
76,177の入力に接続される。スイッチ175,1
76,177のそれぞれの一方の出力は電源端子160
に接続され、他方の出力は共通して接続され、枝B20
を介してカレントミラー回路M13に接続される。
ては以下のように構成される。NPNトランジスタ16
6のコレクタは、枝B19を介してカレントミラー回路
M11に接続される。そのベースはNPNトランジスタ
168,169,170のそれぞれのベースに共通して
接続される。トランジスタ166のエミッタは端子17
1に、またトランジスタ168,169,170のそれ
ぞれのエミッタは共通して端子172に、それぞれ接続
され、端子171,172は、それぞれ外部抵抗17
3,174を介して接地される。PNPトランジスタ1
67のコレクタは電源端子160に接続され、そのベー
ス及びエミッタは、それぞれトランジスタ166のコレ
クタ及びベースに接続される。トランジスタ168,1
69,170のコレクタはそれぞれスイッチ175,1
76,177の入力に接続される。スイッチ175,1
76,177のそれぞれの一方の出力は電源端子160
に接続され、他方の出力は共通して接続され、枝B20
を介してカレントミラー回路M13に接続される。
【0230】カレントミラー回路M13は、図9におい
ては以下のように構成される。PNPトランジスタ18
1のコレクタは枝B20を通じてカレントミラー回路M
12に接続され、そのエミッタは抵抗178を介して電
源端子160に接続される。そのベースはPNPトラン
ジスタ183,184のベースに共通して接続される。
ては以下のように構成される。PNPトランジスタ18
1のコレクタは枝B20を通じてカレントミラー回路M
12に接続され、そのエミッタは抵抗178を介して電
源端子160に接続される。そのベースはPNPトラン
ジスタ183,184のベースに共通して接続される。
【0231】トランジスタ183のエミッタは抵抗17
9を介して電源端子160に接続され、そのコレクタは
枝B21を介してカレントミラー回路M14に接続され
る。トランジスタ184のエミッタは抵抗180を介し
て電源端子160に接続され、そのコレクタは枝B22
を介して端子93に接続される。PNPトランジスタ1
82のコレクタは接地され、そのベース及びエミッタ
は、それぞれトランジスタ181のコレクタ及びベース
に接続される。
9を介して電源端子160に接続され、そのコレクタは
枝B21を介してカレントミラー回路M14に接続され
る。トランジスタ184のエミッタは抵抗180を介し
て電源端子160に接続され、そのコレクタは枝B22
を介して端子93に接続される。PNPトランジスタ1
82のコレクタは接地され、そのベース及びエミッタ
は、それぞれトランジスタ181のコレクタ及びベース
に接続される。
【0232】カレントミラー回路M14は、図9におい
ては以下のように構成される。NPNトランジスタ18
6のコレクタは枝B21を介してカレントミラー回路M
13と接続され、そのベースはNPNトランジスタ18
7のベースに接続され、そのエミッタは抵抗188を介
し接地される。
ては以下のように構成される。NPNトランジスタ18
6のコレクタは枝B21を介してカレントミラー回路M
13と接続され、そのベースはNPNトランジスタ18
7のベースに接続され、そのエミッタは抵抗188を介
し接地される。
【0233】NPNトランジスタ187のコレクタは枝
B23を介して端子92と接続され、そのエミッタは抵
抗189を介して接地される。トランジスタ185のコ
レクタは電源端子160に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ186のコレクタ及び
ベースに接続される。
B23を介して端子92と接続され、そのエミッタは抵
抗189を介して接地される。トランジスタ185のコ
レクタは電源端子160に接続され、そのベース及びエ
ミッタは、それぞれトランジスタ186のコレクタ及び
ベースに接続される。
【0234】次に動作を説明する。カレントミラー回路
M11において、抵抗161,162の抵抗値を等しい
とし、トランジスタ163,164のトランジスタサイ
ズを等しいとすると、トランジスタ164のコレクタ電
流I164C(つまり枝B19に流れる電流)は、
M11において、抵抗161,162の抵抗値を等しい
とし、トランジスタ163,164のトランジスタサイ
ズを等しいとすると、トランジスタ164のコレクタ電
流I164C(つまり枝B19に流れる電流)は、
【0235】
【数63】
【0236】となる。
【0237】カレントミラー回路M12において外部抵
抗173,174は互いに異なる値R173 ,R174 をと
るとすると、トランジスタ166,168,169,1
70のそれぞれのエミッタ電流I166E,I168E,I169
E,I170Eの間には次式の関係がある。
抗173,174は互いに異なる値R173 ,R174 をと
るとすると、トランジスタ166,168,169,1
70のそれぞれのエミッタ電流I166E,I168E,I169
E,I170Eの間には次式の関係がある。
【0238】
【数64】
【0239】よって
【0240】
【数65】
【0241】が成立し、
【0242】
【数66】
【0243】であるので、数63乃至数66から、
【0244】
【数67】
【0245】となる。
【0246】今、トランジスタ168のサイズを1とし
たときにトランジスタ166のトランジスタサイズが
7、トランジスタ169,170のトランジスタサイズ
がそれぞれ2,4であるとすると、
たときにトランジスタ166のトランジスタサイズが
7、トランジスタ169,170のトランジスタサイズ
がそれぞれ2,4であるとすると、
【0247】
【数68】
【0248】の関係がある。
【0249】トランジスタ181のコレクタ電流I181C
(つまり枝B20に流れる電流)は、スイッチ175,
176,177の選択により
(つまり枝B20に流れる電流)は、スイッチ175,
176,177の選択により
【0250】
【数69】
【0251】と切りかえることができる。但し、値Kは
0から7の整数であり、外部からの制御により、スイッ
チ175,176,177を切り替えて選択された値で
ある。
0から7の整数であり、外部からの制御により、スイッ
チ175,176,177を切り替えて選択された値で
ある。
【0252】例えばスイッチ175,176,177の
それぞれの状態X1 ,X2 ,X3 について、スイッチを
電源端子160側へ切り替えた状態を値“0”で、スイ
ッチをカレントミラー回路M13側へ切り替えた状態を
値“1”で、それぞれ表すことにすると、状態の組X1
,X2 ,X3 と、値Kとの間には、次式の関係があ
る。
それぞれの状態X1 ,X2 ,X3 について、スイッチを
電源端子160側へ切り替えた状態を値“0”で、スイ
ッチをカレントミラー回路M13側へ切り替えた状態を
値“1”で、それぞれ表すことにすると、状態の組X1
,X2 ,X3 と、値Kとの間には、次式の関係があ
る。
【0253】
【数70】
【0254】カレントミラー回路M13において抵抗1
78,179,180の抵抗値を等しいとし、トランジ
スタ181,183,184のトランジスタサイズを等
しいとすると、トランジスタ183,184のコレクタ
電流I183C,I184C(つまり枝B21,B22に流れる
電流)は、
78,179,180の抵抗値を等しいとし、トランジ
スタ181,183,184のトランジスタサイズを等
しいとすると、トランジスタ183,184のコレクタ
電流I183C,I184C(つまり枝B21,B22に流れる
電流)は、
【0255】
【数71】
【0256】となる。よって数67、数68、数69、
数71から、
数71から、
【0257】
【数72】
【0258】が得られる。
【0259】次に、カレントミラー回路M14において
抵抗188,189の抵抗値を等しいとし、トランジス
タ186,187のトランジスタサイズを等しいとする
と、トランジスタ187のコレクタI187C(つまり枝B
23に流れる電流)は、即ち端子92に流れる電流IA
は、
抵抗188,189の抵抗値を等しいとし、トランジス
タ186,187のトランジスタサイズを等しいとする
と、トランジスタ187のコレクタI187C(つまり枝B
23に流れる電流)は、即ち端子92に流れる電流IA
は、
【0260】
【数73】
【0261】となる。よって端子93に流れる電流ID
は、
は、
【0262】
【数74】
【0263】となる。数41と数74とから、
【0264】
【数75】
【0265】が得られる。よって、このように構成され
る電流源を図1に示す電流源30,31に用い、つまり
I31=IA ,I30=ID とし、また図2に示す電流源3
9を用いることにより、図1に示すアクティブフィルタ
回路に関しては、数16、数18、数19、数75か
ら、
る電流源を図1に示す電流源30,31に用い、つまり
I31=IA ,I30=ID とし、また図2に示す電流源3
9を用いることにより、図1に示すアクティブフィルタ
回路に関しては、数16、数18、数19、数75か
ら、
【0266】
【数76】
【0267】となる。よってフィルタの周波数特性が内
蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存す
ることがないのみならず、外部抵抗R173 ,R174 の抵
抗値の比を変えることにより、フィルタの周波数特性を
半導体集積回路の外部より可変することができる。ま
た、スイッチ175,176,177を切り替えること
により値Kを制御し、上記R173 ,R174 で決めた周波
数特性をさらに可変できる。値Kの制御はロジック的に
できるので製造精度のバラツキ、温度の影響を受けなく
することが可能である。
蔵抵抗、内蔵コンデンサの絶対精度,周囲温度に依存す
ることがないのみならず、外部抵抗R173 ,R174 の抵
抗値の比を変えることにより、フィルタの周波数特性を
半導体集積回路の外部より可変することができる。ま
た、スイッチ175,176,177を切り替えること
により値Kを制御し、上記R173 ,R174 で決めた周波
数特性をさらに可変できる。値Kの制御はロジック的に
できるので製造精度のバラツキ、温度の影響を受けなく
することが可能である。
【0268】 C)他のアクティブフィルタ回路への応用例 上節B)では1次ローパスフィルタについて述べたが、
節A)で説明したように、その出力電位が一般的に数1
3で表されるその他のフィルタについても適用できる。
即ち、数13において、電位V1 を零とすれば、
節A)で説明したように、その出力電位が一般的に数1
3で表されるその他のフィルタについても適用できる。
即ち、数13において、電位V1 を零とすれば、
【0269】
【数77】
【0270】が、V1 =−V2 とすれば、
【0271】
【数78】
【0272】が、それぞれ成立し、図10に示すアクテ
ィブフィルタ回路はそれぞれ1次ハイパスフィルタ、1
次オールパスフィルタとして扱われる。いずれの場合に
も本発明の適用により、その効果が得られることは、数
17から明白である。
ィブフィルタ回路はそれぞれ1次ハイパスフィルタ、1
次オールパスフィルタとして扱われる。いずれの場合に
も本発明の適用により、その効果が得られることは、数
17から明白である。
【0273】更に、2次以上の高次アクティブフィルタ
回路においてもこの発明の適用が可能である。
回路においてもこの発明の適用が可能である。
【0274】図11に、2次のアクティブフィルタ回路
の一般的な構成を示す。これは図10に示した1次のア
クティブフィルタ回路の一般的な構成に、さらに1次の
アクティブフィルタ回路を接続したものである。即ち、
バッファ404を可変利得gm2の変換回路406の正入
力端に接続し、変換回路406の負入力端には出力端子
405を接続している。更に変換回路406の出力端に
はバッファ408の入力端及びコンデンサ407の一端
が共通して接続される。バッファ408の出力端には出
力端子405が、コンデンサ407の他端には第3入力
端子409が、それぞれ接続される。第3入力端子40
9には入力電位V3が印加される。
の一般的な構成を示す。これは図10に示した1次のア
クティブフィルタ回路の一般的な構成に、さらに1次の
アクティブフィルタ回路を接続したものである。即ち、
バッファ404を可変利得gm2の変換回路406の正入
力端に接続し、変換回路406の負入力端には出力端子
405を接続している。更に変換回路406の出力端に
はバッファ408の入力端及びコンデンサ407の一端
が共通して接続される。バッファ408の出力端には出
力端子405が、コンデンサ407の他端には第3入力
端子409が、それぞれ接続される。第3入力端子40
9には入力電位V3が印加される。
【0275】このように構成されたアクティブフィルタ
回路においては、次式の関係が成立する(但し、図11
においては、図10の変換回路400に相当するのは可
変利得gm1の変換回路400aである。)。
回路においては、次式の関係が成立する(但し、図11
においては、図10の変換回路400に相当するのは可
変利得gm1の変換回路400aである。)。
【0276】
【数79】
【0277】但し、
【0278】
【数80】
【0279】である。
【0280】よってV2 =V3 =0のとき、
【0281】
【数81】
【0282】が、V1 =V2 =0のとき、
【0283】
【数82】
【0284】が、V1 =V3 =0のとき、
【0285】
【数83】
【0286】が、V1 =V3 ,V1 =−V2 のとき、
【0287】
【数84】
【0288】がそれぞれ成立し、それぞれ2次ローパス
フィルタ、2次ハイパスフィルタ、2次バンドパスフィ
ルタ、2次オールパスフィルタとして扱われる。よって
変換回路400a,406のそれぞれにこの発明を適用
することで、値Z1 ,Z2 に対してこの発明の効果を得
ることができる。
フィルタ、2次ハイパスフィルタ、2次バンドパスフィ
ルタ、2次オールパスフィルタとして扱われる。よって
変換回路400a,406のそれぞれにこの発明を適用
することで、値Z1 ,Z2 に対してこの発明の効果を得
ることができる。
【0289】
【発明の効果】以上のようにこの発明によれば、周波数
特性の製造バラツキを小さくでき、また温度依存性をな
くしたアクティブフィルタを得ることができる。また、
上記効果に加え、外部から周波数特性を設定することも
できる。
特性の製造バラツキを小さくでき、また温度依存性をな
くしたアクティブフィルタを得ることができる。また、
上記効果に加え、外部から周波数特性を設定することも
できる。
【図1】本発明の一実施例であるアクティブフィルタ回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図2】kT/(qR0 )に比例する電流源の構成を示
す回路図である。
す回路図である。
【図3】電流源30,31の構成を示す回路図である。
【図4】C0 比例電流源の構成を示す回路図である。
【図5】C0 比例電流源の動作を示すタイミング図であ
る。
る。
【図6】1/Ra 比例電流源の構成を示す回路図であ
る。
る。
【図7】電流源30,31の構成を示す回路図である。
【図8】電流源30,31の構成を示す回路図である。
【図9】電流源30,31の構成を示す回路図である。
【図10】この発明の原理を説明する回路図である。
【図11】この発明の原理を説明する回路図である。
【図12】本発明の他の実施例を説明する回路図であ
る。
る。
【図13】従来のアクティブフィルタ回路の構成を示す
回路図である。
回路図である。
15,16 内蔵抵抗 20,30,31,39 電流源 21 内蔵コンデンサ 62 C0 比例電流源 77 1/Ra 比例電流源 152,153,172,173 外部抵抗 400,406 電圧電流変換回路 404,408 バッファ 403,407 コンデンサ
Claims (4)
- 【請求項1】 可変利得を有し、正入力端と、負入力端
と、出力端とを有する電圧電流変換回路と、 前記正入力端に接続された第1入力端子と、 前記電圧電流変換回路の前記出力端に接続された入力端
と、出力端を有するバッファ回路と、 前記バッファの前記入力端に接続された一端と、他端と
を有し、第1容量値を呈する第1コンデンサと、 前記第1コンデンサの前記他端に接続された第2入力端
子と、 前記バッファの前記出力端及びに前記電圧電流変換回路
の負入力端に共通して接続された出力端子と、 を備え、 前記電圧電流変換回路は第1電流及び第2電流を流す2
出力端を有する第1電流源と、互いに接続された制御電極及び第1電流電極並びに前記
第1電流源の前記2出力端のうち前記第1電流を流す一
方に接続され前記第1電流を流す第2電流電極を含む第
1電流駆動トランジスタと、 互いに接続された制御電極及び第1電流電極並びに前記
第1電流源の前記2出力端のうち前記第2電流を流す他
方に接続され前記第2電流を流す第2電流電極を含む第
2電流駆動トランジスタと、 第1電位点と、 第2電位点と、 所定の直流電流を流す第2電流源と、 前記第1電流源の前記2出力端の前記一方に接続された
制御電極と、前記第1電位点に接続された第1電流電極
と、第2電流電極とを含む第1トランジスタと、 前記第1電流源の前記2出力端の前記他方に接続された
制御電極と、前記電圧電流変換回路の前記出力端に、か
つ前記第2電流源を介して前記第1電位点にそれぞれ接
続され、前記所定の直流電流を直流分とする電流を流す
第1電流電極と、第2電流電極とを含む第2トランジス
タと、 一端と、前記第2電位点に接続された他端と、第1の抵
抗値を呈する第1内蔵抵抗とを有し、前記第1抵抗値の
逆数に比例し、絶対温度に換算した周囲温度に比例する
第3電流を流す第3電流源と、 第2抵抗値を呈する一対の第2内蔵抵抗と、 前記正入力端に接続された制御電極と、前記第1電位点
に接続された第1電流電極と、前記第2内蔵抵抗の一方
を介して前記第2電流源の他端に接続された第2電流電
極とを含む第3トランジスタと、 前記負入力端に接続された制御電極と、前記第1及び第
2トランジスタの前記第2電流電極に共通して接続され
た第1電流電極と、前記第2内蔵抵抗の他方を介して前
記第2電流源の他端に接続された第2電流電極とを含む
第4トランジスタとを有し、 前記第1電流源は、第1補正電流源回路と、第2補正電
流源回路とを備え、 前記第1補正電流源回路は、第2容量値を呈する第2コ
ンデンサを有し、前記第2容量値に比例した第1補正電
流を流し、 前記第2補正電流源回路は、第3抵抗値を呈する第3内
蔵抵抗を有し、前記第3抵抗値に反比例した第2補正電
流を流し、 前記第1電流は前記第1補正電流に比例し、 前記第2電流は前記第2補正電流と前記第1電流との差
である、アクティブフィルタ回路。 - 【請求項2】 前記第1電流源は、第1外部抵抗と、第
2外部抵抗とを更に有し、 前記第1外部抵抗と第2外部抵抗とは、前記第1補正電
流の前記第2容量値に対する比を、それらの比によって
設定するように接続される、 請求項1記載のアクティブフィルタ回路。 - 【請求項3】 前記第1電流源は、第1外部抵抗と、第
2外部抵抗とを更に有し、 前記第1外部抵抗と第2外部抵抗とは、前記第2補正電
流の前記第3抵抗値の逆数に対する比を、それらの比に
よって設定するように接続される、 請求項1記載のアクティブフィルタ回路。 - 【請求項4】 前記第1電流源は、複数の出力トランジ
スタと、複数の切り替えスイッチを更に有し、 前記出力トランジスタのいずれが前記第1補正電流源回
路に接続されるかを、前記切り替えスイッチが制御する
ことにより、前記第1電流と前記第1補正電流との比を
設定する、 請求項1記載のアクティブフィルタ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3316034A JP2840490B2 (ja) | 1991-11-29 | 1991-11-29 | アクティブフィルタ回路 |
US07/903,965 US5311141A (en) | 1991-11-29 | 1992-06-26 | Active filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3316034A JP2840490B2 (ja) | 1991-11-29 | 1991-11-29 | アクティブフィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05152889A JPH05152889A (ja) | 1993-06-18 |
JP2840490B2 true JP2840490B2 (ja) | 1998-12-24 |
Family
ID=18072525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3316034A Expired - Lifetime JP2840490B2 (ja) | 1991-11-29 | 1991-11-29 | アクティブフィルタ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5311141A (ja) |
JP (1) | JP2840490B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0887936A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | An oscillator with a low supply voltage |
DE69800694T2 (de) * | 1998-12-23 | 2001-09-13 | Agilent Technologies, Inc. | Schaltung zur Erzeugung von Signalen mit einstellbarer Flankensteilheit |
EP1289137A1 (en) * | 2001-08-06 | 2003-03-05 | Semiconductor Ideas to The Market (ItoM) BV | Integrated RC Filter |
TWI565185B (zh) * | 2012-01-12 | 2017-01-01 | 茂達電子股份有限公司 | 電容之充電電路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926139A (en) * | 1986-03-12 | 1990-05-15 | Beltone Electronics Corporation | Electronic frequency filter |
JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
JP2542634B2 (ja) * | 1987-09-08 | 1996-10-09 | 株式会社東芝 | アクティブフィルタ型信号調整回路 |
US4881043A (en) * | 1988-09-12 | 1989-11-14 | Motorola, Inc. | Variable gain transconductance amplifier and variable bandwidth filter |
JPH02268507A (ja) * | 1989-04-10 | 1990-11-02 | Mitsubishi Electric Corp | アクティブ・フィルタ回路 |
US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
JPH03172014A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | アクティブ・フィルタ |
JPH063861B2 (ja) * | 1990-02-14 | 1994-01-12 | 株式会社東芝 | アクティブ・フィルタ |
JP2962800B2 (ja) * | 1990-09-29 | 1999-10-12 | 三洋電機株式会社 | 可変バンドパスフィルタの制御回路 |
-
1991
- 1991-11-29 JP JP3316034A patent/JP2840490B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-26 US US07/903,965 patent/US5311141A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05152889A (ja) | 1993-06-18 |
US5311141A (en) | 1994-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
JP2840490B2 (ja) | アクティブフィルタ回路 | |
US5012201A (en) | Variable impedance circuit | |
US20010048342A1 (en) | Filter circuit | |
JPS5922433A (ja) | 温度補償用回路 | |
JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
JPH0585084B2 (ja) | ||
JP3411988B2 (ja) | 可変電圧電流変換回路 | |
ISHIBASHI et al. | A realization of low sensitivity RCCS-controlled monolithic integrators and their application to RC active filters | |
JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
Ozoguz et al. | Realization of high-Q bandpass filters using CCCIIs | |
JP2507010B2 (ja) | フィルタ回路 | |
Jaikla et al. | Low-component electronically controllable dual-mode universal biquad filter using DO-CCCIIs | |
JP2969671B2 (ja) | プログラマブルフィルタ | |
EP0397945B1 (en) | Variable impedance circuit | |
JPH07202593A (ja) | 電圧電流変換回路 | |
JP2567361B2 (ja) | パルス遅延回路 | |
Jaikla et al. | An electronically controllable dual-mode universal biquad filter using only single CCCCTA | |
JP3116593B2 (ja) | 増幅装置 | |
JPH0124443B2 (ja) | ||
JPH06204787A (ja) | アクティブフィルタ回路 | |
JPH01311610A (ja) | 可変リアクタンス回路 | |
JPH07297677A (ja) | フィルタ回路 | |
JP2736081B2 (ja) | アクティブフィルター回路 | |
JPS58106909A (ja) | フイルタ回路 |