KR910005603B1 - 광전 변환 장치 - Google Patents

광전 변환 장치 Download PDF

Info

Publication number
KR910005603B1
KR910005603B1 KR1019870006135A KR870006135A KR910005603B1 KR 910005603 B1 KR910005603 B1 KR 910005603B1 KR 1019870006135 A KR1019870006135 A KR 1019870006135A KR 870006135 A KR870006135 A KR 870006135A KR 910005603 B1 KR910005603 B1 KR 910005603B1
Authority
KR
South Korea
Prior art keywords
film
thin film
insulating
film transistor
substrate
Prior art date
Application number
KR1019870006135A
Other languages
English (en)
Other versions
KR880001151A (ko
Inventor
미노루 오가와
고오이찌로오 사까모도
도시유끼 다무라
가즈시게 가쯔우미
Original Assignee
도오꾜오덴끼 가부시끼가이샤
고바야시 준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도오꾜오덴끼 가부시끼가이샤, 고바야시 준 filed Critical 도오꾜오덴끼 가부시끼가이샤
Publication of KR880001151A publication Critical patent/KR880001151A/ko
Application granted granted Critical
Publication of KR910005603B1 publication Critical patent/KR910005603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

내용 없음.

Description

광전 변환 장치
제1도는 본 발명의 제1의 실시예를 도시한 전체의 사시도.
제2도는 센서부의 박막트랜지스터부와의 종단측면도.
제3도는 그의 평면도.
제4도는 a-Si 막의 막두께와 샌서부에 있어서의 광전류와의 관계를 도시한 그래프.
제5도는 a-Si 막의 막두께와 박막트랜지스터부에 있어서의 역치전압과의 관계를 도시한 그래프.
제6도는 본 발명의 제2의 실시예를 도시한 센서부와 박막트랜지스터부와의 종단 측면도.
제7도는 그의 평면도.
제8도는 본 발명의 제3의 실시예를 도시한 센서부와 박막트랜지스터부와의 종단 측면도.
제9도는 그의 평면도.
제10a도 내지 10e도는 본 발명의 제4의 실시예를 도시한 것으로 광전 변환 장치에 제조공정을 도시한 종단 측면도.
제11도는 완성후의 그의 평면도.
제12도는 제10도에 있어서의 X-X선 단면도.
제13도는 그의 전기 회로도.
제14도는 종래의 일예를 도시한 센서부와 박막트랜지스터부와의 종단 측면도.
제15도는 종래의 기술의 문제점을 해결하는 것으로서 제안된 구조의 것의 일예를 도시한 종단 측면도.
제16도는 그의 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 하부전극 12 : 절연막
13 : a-Si 막 15 : 대향전극(전극)
16 : 소오스전극(전극) 17 : 드레인전극(전극)
A : 센서부 B : 박막트랜지스터부
본 발명은, 화상 판독등에 사용되는 장척의 광전 변환 장치에 관한 것이며, 특히 센서부와 스위칭용의 박막트랜지스터부와를 동일 기판상에 형성한 구조의 것에 관한 것이다.
근년, 축소광학계를 사용하는 일없이 화상정보를 판독하기 위한 광전 변환 장치로서는, 장척화한 박막 광전 변환 소자 어레이를 사용하도록 되어 있다.
이 박막 광전 변환 소자 어레이의 센서부 구조의 대표적인 것으로는 소위, 샌드위치형이라 칭하여지는 것과 플레너(planar)형이라 칭하여지는 것이 존재한다.
전자의 샌드위치형의 광전 변환 소자는, 광도전체로서 비정질실리콘(비결정성 실리콘(a-Si))을 사용하여, 이 비정질실리콘을 투명전극과 금속전극 사이에 끼운 구조의 것이다. 또 후자의 플레너형의 광전 변환 소자는, 절연성기판상에 광도전재료를 막으로 형성하고, 그위에 절연성기판과 평면상에 대향하는 대향전극을 어레이상으로 형성한 구조의 것이다. 그리하여, 이와같은 센서부의 외에, 각 센서부를 스위칭하기 위해 IC 혹은 박막트랜지스터가 사용되어, 전체로서 광전 변환 장치가 구성되어 있다.
또, 종래, 이 IC 혹은 박막트랜지스터를 상술의 센서부에 인접시켜서 형성한 것과 같은 구조의 것도 존재한다. 그의 일예로서, 특개소 61-89661호 공보에 기재된 구조의 것이 존재한다. 이와같은 구조의 것을 제14도에 의거하여 설명한다. 유리기판등의 절연기판(50)상에, 박막트랜지스터(TFT)와 쇼트키이 다이오드(D)가 인접해서 막상으로 형성되어 있다.
그들의 형성 방법을 다음에 설명한다.
우선, 절연기판(50)상에 게이트전극(51)을 형성하고, 계속해서 절연막(52). a-Si 막(53), 채널부 보호를 위한 절연막(54)을 글로우 방전분해법에 의해 연속하여 막을 형성한다.
그후, 절연막(54)을 채널부의 부분을 남기고 에칭한다. 계속해서, n+a-Si 막(55)을 형성한다. 그후, 전극재를 전면증착하고나서 사진 석판법에 의해 소오스드레인 전극(56a,56b)을 형성한다.
그위에, 박막트랜지스터(TFT)보호를 위한 SiO2막을 형성한 후 패턴을 형성해서 보호막(57)으로 한다. 이렇게해서, 박막트랜지스터(TFT)가 형성된다.
그리고, 박막트랜지스터(TFT)를 형성한 후, 쇼트키이 다이오드(D)를 형성한다. 즉, 박막트랜지스터(TFT)에 인접시켜서 투명전극(58)을 막으로 형성한다.
그리고, 이 투명전극(58)의 일부에 겹치도록 a-Si 박막(59)을 형성해서 패터닝을 행하므로써, 쇼트키이다이오드(D)가 형성된다.
최후에, 박막트랜지스터(TFT)의 드레인전극(56a)과 쇼트키이 다이오드(D)의 투명전극(58)이 결선되도록 전극재(60)를 박막형성한다.
그러나, 박막트랜지스터(TFT)와 쇼트키이 다이오드(D)와의 그의 막의 형성 구성이 다르기 때문에, 박막트랜지스터(TFT)와 쇼트키이 다이오드(D)와의 별개로 형성하지 않으면 안되고, 전체의 제조공정이 복잡화하여 버린다는 결점을 가진다. 그래서, 제조공정을 조금이라도 간략화할 수 있도록 광전 변환 장치로서, 다음과 같은 공정을 기초로 제조되는 구성의 것이 생각된다.
제15도 및 제16도에 의거하여 설명한다.
우선, 절연성기판(1)위에 Cr, Ti, Mo 등의 금속을 증착 혹은 스패터링 등에 의해 막을 형성한 후, 사진석판법에 의해 게이트전극(2)을 형성한다.
그후 마스크플라즈마 CVD, 마스크스패터링등에 의해 a-Si에 의한 광도전막(3)을 센서부(A)만에 형성한다. 그리고, 상술의 게이트전극(2)이 형성된 박막트랜지스터부(B)에 있어서는, 그의 게이트전극(2)의 위에 SiOx, SiNx등에 의한 게이트절연막(4)과 a-Si(5)와 a-Si 막(6)을 플라즈마(CVD)법에 의해 막을 형성한다. 이어서 센서부(A)와 박막트랜지스터부(B)에 Cr,Ti,Mo등을 증착에 의해 막을 형성하고, 사진석판법에 의해 센서부(A)의 대향전극(7)과 박막트랜지스터부(B)의 소오스전극(8) 및 드레인전극(9)을 형성한다.
또, 제조시에 있어서는, 센서부(A)의 막형성과 박막트랜지스터부(B)의 막형성과의 막형성 순서는 어느쪽이라도 좋다.
이와같은 구조의 것은, 제14도의 종래의 일예로서 도시한 구조의 것에 비해, 센서부(A)에 있어서도 박막트랜지스터부(B)에 있어서도 막형성 구성이 단순하고 그만큼 제조가 용이하다고 할 수 있다. 그러나, 센서부(A)와 박막트랜지스터부(B)와의 막형성구성이 다르다고 하는 점에서는 제14도에 도시한 구조의 것과 다름이 없다.
따라서, 센서부(A)와 박막트랜지스터부(B)를 별개로 형성하기 위해 전체의 제조공정이 복잡화해진다는 결점이 근본적으로 해결되는 것은 아니다. 또, 센서부(A)와 박막트랜지스터부(B)와의 각각 마스크 CVD법등으로 막이 형성되는 것이지만, 장척상의 것으로 되면 마스크가 극히 가늘고 긴 형상으로 되기 때문에, 그의 마스크가 비뚤어져서 밀려나오는 등의 문제가 생긴다. 따라서 패턴의 미세화가 곤란하고, 고해상도의 센서부(A)를 얻을 수 없다고 하는 결점을 가진다.
본 발명은, 이와같은 점에 감안하여 이루어진 것으로, 센서부와 박막트랜지스터부를 동일기판상에 형성한것에 있어서, 제조공정을 간략화할 수가 있는 광전 변환 장치를 얻는 것을 목적으로 한다.
본 발명은, 기판의 표면에 박막트랜지스터부를 위한 게이트전극을 박막기술에 의해 형성하고, 센서부와 박막트랜지스터부가 위치하는 기판의 표면에 절연막과 a-Si 막과 센서부 및 박막트랜지스터부의 전극을 각각 공통으로 적층해서 막을 형성하였다. 따라서, 박막트랜지스터부의 게이트전극만을 미리 막 형성하여두면, 그후의 절연막과 a-Si 막과 전극을 센서부와 박막트랜지스터부에 관해서 공통으로 막을 형성할 수가 있다. 이것에 의해, 막형성 구성이 단순화하고, 제조가 용이하게 된다. 또 막형성시에 마스크가 불필요하게 된다.
본 발명의 제1의 실시예를 제1도 내지 제5도에 의거하여 설명한다.
제1도에 도시하는 것은 장치전체의 사시도이고, 기판으로서의 절연성기판(10)상에 어레이상의 센서부(A) 및 박막트랜지스터부(B)가 병렬로 형성되어 있다.
또, 그의 절연성기판(10)상에는 트랜지스터구동 IC(100), 게이트 배선패턴(101), 매트릭스 하부 배선패턴(102) 및 복수개의 단자(103)가 설치되어, 이들이 센서부(A)와 박막트랜지스터부(B)에 접속되는 전기적 회로가 구성되어 있다.
이어서, 센서부(A)와 박막트랜지스터부(B)와의 제조공정을 제2도 및 제3도에 의거해서 설명한다. 우선, 절연성기판(10)에 위에 Cr,Ti Mo등의 금속을 증착 혹은 스패터링등에 의해서 성막한 후, 사진석판법에 의해 박막트랜지스터부(B)를 위한 게이트전극(11)을 형성한다.
그후에, 센서부(A)와 박막트랜지스터부(B)와의 전체에 걸쳐서 플라즈마 CVD, 스패터링등에 의해 SiNx, SiOx등에 의해 절연막(12)을 공통으로 형성하고, 그위에 a-Si 막(13)을 형성한다.
또한 이 a-Si 막(13)의 위에 후술하는 전극과는 저항접점을 양호하게 하기 위해 n+a-Si 막(14)을 형성한다. 이어서, 상부 전극으로 되는 Ti,Mo,Cr등을 막 형성하고, 전극으로서의 대향전극(15), 소오스전극(16) 및 드레인전극(17)을 형성하며, 센서부(A)와 박막트랜지스터부(B)에 있어서 n+a-Si 막(14)을 드라이에칭등으로 제거한다.
이와같은 구성에 있어서, 1화의 진공연소실내에서 센서부(A)와 박막트랜지스터부(B)를 한번에 막 형성하는 점에 제법상의 특징을 가진다. 그리고, 센서부(A)에는 절연막(12)이 존재하지만, 통상은 이 절연막(12)이 필요없는 것이다.
그러나, 하부에 SiNx등이 있으면 광도전특성이 양호하게 된다고 하는 결과도 나와있기 때문에, 별로 문제는 없다. 다만, 센서부(A)의 a-Si 막(13)과 박막트랜지스터부(B)의 a-Si 막(13)이 같은 두께이기 때문에, 그의 a-Si(13)의 두께를 박막트랜지스터부(B)에 적당한 두께가 되도록 얇게한 경우에는, 센서부(A)에서의 강도가 저하한다고 하는 문제가 발생한다.
통상은, 박막트랜지스터부(B)의 두께는 3000Å이고, 센서부(A)의 두께는 1㎛이다. 그 때문에, 박막트랜지스터부(B)의 두께를 두껍게하는 방향으로 설정하고, 그의 박막트랜지스터부(B)의 스피드, 온·오프비, 온전압등의 성능과 센서부(A)의 감도와의 양자가 상대적으로 최적이 되도록 설정한다.
구체적으로는, a-Si 막(13)의 막두께를 0.6㎛이상으로 형성한다. 이와같은 a-Si 막(13)의 막두께가 0.6㎛이상이라고 하는 수치의 근거를 제4도 및 제5도에 도시한 실측치의 그래프에 의거하여 설명한다. 제4도의 그래프는, 바이어스전압 5V로 조도 30lux시에 있어서의 a-Si 막(13)의 막두께와 센서부(A)에 있어서의 광전류와의 관계를 도시한 그래프이다.
「포토」는 광조사시,「다크」는 비광조사시이다. 이 그래프에서 명백한 바와같이, 「포토」시에 있어서는, 막두께가 0.6㎛일때에 광전류 60mA라고 하는 우선의 값이 얻어진다.
여기에 대해, 막두께가 그 이하로 되면 충분한 광전류가 얻어지지 않는다. 따라서, 상술한 조건의 기초로는, 센서부(A)를 위한 a-Si 막(13)의 막두께는 0.6㎛이상 필요하다는 것을 알았다.
한편, 박막트랜지스터부(B)에 대하여는, 그래프로서는 도시하지 않으나, ID-VG특성이 a-Si 막(13)의 막두께에 그다지 영향을 받지 않는 것을 알고 있다.
예컨대, a-Si 막(13)의 막두께가 3500Å에서 10000Å의 사이에서 ID-VG특성은 거의 변화가 없다. 또 제5도의 그래프에서는, 박막트랜지스터부(B)에 있어서의 역치전압과 a-Si 막(13)의 막두께와의 관계를 도시한다. 이 그래프에서 명백한 바와같이, a-Si 막(13)의 막두께가 3500Å에서 10000Å에 걸쳐서, 역치전압에 큰 변화가 없다. 즉, ID-IG특성 또는 역치전압이라도, a-Si 막(13)의 막두께에 의해 받는 영향은 미소하다.
따라서, a-Si 막(13)의 막두께를 설정하는데는, 센서부(A)로의 적합성을 우선하고 상술한 0.6㎛이상이라고 하는 값이 적당하다.
다음에, 제6도 및 제7도에 의거하여 본 발명의 제2의 실시예를 설명한다. 제1의 실시예와 동일부분은 동일부호로 도시하고 설명도 생략한다.(이하 같음)
본 실시예에는, 센서가 고해상도로 됨에 따라서 문제로 되는 회전하여 들어가는 전류의 장해를 해소한 것이다. 즉. a-Si 막(13)과 n+a-Si 막(14)을 센서부(A)와 박막트랜지스터부(B)가 각각 필요로 하는 바 이외는 드라이에칭등으로 제거한 제거부(18)를 형성하였다. 또한, 제8도 및 제9도에 의거하여 본 발명의 제3실시예를 설명한다.
본 실시예는 센서부(A)에 반사막(19)을 형성한 것이다. 이 반사막(19)은, 게이트전극(11)의 막 형성시에 동시에 형성한다. 즉, 절연성기판(10)의 위에 막형성한 Cr, Ti, Mo 등의 금속의 일부를 제거하고, 남은 부분을 게이트전극(11) 및 반사막(19)으로 한 것이다.
따라서, 이 반사막(19)에 의해 반사광도 이용할 수가 있기 때문에, 센서부(A)의 감도를 높일수가 있다. 그위에, 반사막(19)은 게이트전극(11)과 동시에 형성할 수가 있기 때문에, 반사막(19)독자의 형성공정을 별도 설치하는 일없이 용이하게 형성할 수가 있다. 이어서, 본 발명의 제4의 실시예를 제10a도 내지 e도 내지 제13도에 의거하여 설명한다.
본 실시예는, 라이드패턴(20)도 절연성기판(10)상에 박막 형성한 것이다.
그의 제조과정을 제10a도 내지 10e도에 도시한다. 우선 제10a도에 도시한 바와같이, 절연성기판(10)위에 Cr, Ti, Mo 등의 금속을 증착 혹은 스패터링 등에 의해 막을 형성한 후 이것을 포토에칭해서 게이트전극(11)과 리이드패턴(20)을 형성한다.
이 리이드패턴(20)은, 게이트전극(11)을 그의 일부로 하는 게이트 배선패턴(20a)과, 센서부(A)에 접속하는 매트릭스 하부 배선패턴(20b)을 구성하게 된다.
계속해서, 제10b도에 도시한 바와같이, 그의 절연성기판(10)상에 절연막(12)과 a-Si 막(13)을 순서대로 형성한다. 그리고 제10c도에 도시한 바와같이, 절연막(12)과 a-Si 막(13)을 에칭해서 소정의 패턴으로 형성한다. 즉 절연막(12)에는 소정의 매트릭스 하부 배선패턴(20b)에 연락하는 스로우홀(12a)을 형성하고, a-Si 막(13)은 센서부(A) 및 박막트랜지스터부(B)의 부분만이 남도록 에칭한다. 계속해서, 제10d도에 도시한 바와같이, 상부전극(21)으로 되는 Ti,Mo,Cr등을 막 형성하고, 이것을 제10e도에 도시한 바와같이 소정의 패턴에 에칭하므로써, 전극으로서의 대향전극(15), 소오스전극(16) 및 드레인전극(17)을 각각 형성한다. 이때, 대향전극(15)은 스로우홀(12a)내에 연결하여 이 대향전극(15)과 매트릭스 하부 배선패턴(20b)과의 필요한 접촉이 이루어진다.
제11도에는 완성후의 평면도를, 제12도에는 제11도에 있어서의 X-X선 단면도를 각각 도시한다.
이어서, 이와같이 형성된 것의 회로도를 제13도에 도시한다. 일단이 센서부(A)의 대향전극(15)과 연락하는 매트릭스 하부 배선패턴(20b)의 타단은. 주사 구동회로(22)를 통해서 전원(23)에 접속되어 있다. 또 일단이 박막트랜지스터부(B)에 접속된 게이트 배선패턴(20a)의 타단은, 트랜지스터구동 IC(24)에 접속되어 있다.
이와같이, 본 실시예에서는, 리이드패턴(20)은 미리 절연성기판(10)상에 박막형성되기 때문에, 미소한 리이드패턴(20)의 형성도 용이하게 실현된다.
본 발명은, 센서부와 스위칭용의 박막트랜지스터부를 동일 기판으로 형성한 광전 변환 장치에 있어서, 기판의 표면에 박막트랜지스터부를 위한 게이트전극을 박막기술에 의해 형성한 후, 절연막과 a-Si 막과 전극을 절연기판의 센서부와 박막트랜지스터부에 걸쳐서 공통으로 적층 형성하였기 때문에, 센서부와 박막 트랜지스터부가 단번의 진공연소실내에서 형성 가능하게 되고, 제조공정이 간략화 되는 등의 효과를 가진다.

Claims (11)

  1. 절연성을 가지는 기판(10)과, 이 기판의 표면에 박막기술에 의해 형성된 박막트랜지스터부를 위한 게이트전극(11)과, 상기 기판 및 상기 게이트전극상에 막형성된 절연막(12)과, 이 절연막상에 상기 박막트랜지스터부 및 센서부를 위해 공통으로 적층하여 막형성된 a-Si(13)막과, 이 a-Si 막상에 공통으로 적충해서 막형성된 상기 센서부 및 상기 박막트랜지스터부의 (n+a-Si) 전극(15)(16)으로 이루어지는 것을 특징으로 하는 광전 변환 장치.
  2. 제1항에 있어서, a-Si 막을 0.6㎛ 이상의 두께로 형성한 것을 특징으로 하는 광전 변환 장치.
  3. 제1항에 있어서, a-Si막과 전극과의 사이에 이 전극과 동일패턴의 n+a-Si막을 형성한 것을 특징으로 하는 광전 변환 장치.
  4. 절연성을 가지는 기판(10)의 표면에 박막기술에 의해 박막트랜지스터부를 위한 게이트전극(11)을 형성하고, 절연막(12)을 상기 기판 및 상기 게이트전극상에 형성하고, 그의 절연막상에 상기 박막트랜지스터부 및 센서부를 위한 a-Si 막을 공통으로 적층해서 형성하고, 이 a-Si 막상에 상기 센서부 및 상기 박막트랜지스터부의 전극(15)(16)을 공통으로 적층해서 막을 형성한 것을 특징으로 하는 광전 변환 장치의 제조방법.
  5. 제4항에 있어서, a-Si 막에 적층하여 n+a-Si 막과 전극을 형성하기 위한 전극재를 순차로 막 형성하고, 이 전극재의 상기 전극부분을 남기고 제거하며, 상기 n+a-Si 막을 똑같이 상기 전극부분을 남기고 제거한 것을 특징으로 하는 광전 변환 장치의 제조방법.
  6. 절연성을 가지는 기판(10)과, 이 기판의 표면에 박막기술에 의해 형성된 박막트랜지스터부를 위한 게이트전극(11)과, 상기 기판 및 상기 게이트전극상에 막형성된 절연막(12)과, 이 절연막상에 상기 박막트랜지스터부 및 센서부를 위해 필요한 부분에만 공통으로 적층하여 막형성된 a-Si(13)막과, 이 a-Si 막상에 공통으로 적층해서 막형성된 상기 센서부 및 상기 박막트랜지스터부의 전극(15)(16)으로 이루어지는 것을 특징으로 하는 광전 변환 장치.
  7. 절연성을 가지는 기판의 표면에 박막기술에 의해 박막트랜지스터부를 위한 게이트전극 (11)을 형성하고, 절연막(12)를 상기 기판 및 상기 게이트전극상에 형성하고, 그의 절연막상에 상기 박막트랜지스터부 및 센서부를 위한 a-Si(13)막을 공통으로 적층하여 형성하고, 이 a-Si막을 상기 센서부 및 상기 박막트랜지스터부에 필요한 부분만을 남기고 제거하며, 상기 a-Si막 및 상기 절연막상에 상기 센서부 및 상기 박막트랜지스터부의 전극(15)(16)을 공통으로 적충하여 형성한 것을 특징으로 하는 광전 변환 장치의 제조방법.
  8. 절연성을 가지는 기판(10)과, 이 기판의 표면에 박막기술에 의해 형성된 박막트랜지스터부를 위한 게이트전극(11)과, 이 게이트전극과 동시에 상기 기판의 표면에 박막기술에 의해 형성된 센서부를 위한 반사막(19)과, 상기 기판 및 상기 게이트전극상에 막형성된 절연막(12)과, 이 절연막상에 상기 박막트랜지스터부 및 센서부를 위해 공통으로 적층하여 형성된 a-Si(13)막과, 이 a-Si 막상에 공통으로 적층하여 막형성된 상기 센서부 및 상기 박막트랜지스터부의 전극(15)(16)으로 이루어진 것을 특징으로 하는 광전 변환 장치.
  9. 절연성을 가지는 기판(10)의 표면에 박막기술에 의해 박막트랜지스터부를 위한 게이트전극(11)과 센서부를 위한 반사막(19)을 동시에 형성하고, 절연막(12)을 상기 기판, 상기 게이트전극 및 상기 반사막상에 형성하고, 상기 절연막상에 상기 박막트랜지스터부 및 상기 센서부를 위한 a-Si(13)막을 공통으로 적충하여 형성하고, 이 a-Si 막상에 상기 센서부 및 상기 박막트랜지스터부의 전극(15)(16)을 공통으로 적충하여 형성한 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  10. 절연성을 가지는 기판(10)과, 매트릭스 하부 배선패턴과 박막트랜지스터부를 위한 게이트전극(11)을 그의 일부로 하는 게이트 배선패턴으로 이루어지는 상기 기판의 표면에 박막기술에 의해 형성된 라이드패턴과, 상기 기판 및 상기 리이드패턴상에 형성된 절연막과, 이 절연막상에 상기 박막트랜지스터부 및 센서부를 위해 공통으로 적층하여 형성된 a-Si(13)막과, 이 a-Si막상에 공통으로 적층하여 형성된 상기 센서부 및 상기 빅막트랜지스터부의 전극(15)(16)과, 이 전극과 상기 리이드패턴을 소정의 부분으로 접속시키기 위해 상기 절연층으로 형성된 스로우홀로 이루어지는 것을 특징으로 하는 광전 변환 장치.
  11. 절연성을 가지는 기판의 표면에 박막기술에 의해 매트릭스 하부 배선패턴과 박막트랜지스터부를 위한 게이트전극을 그의 일부로 하는 게이트 배선패턴을 공통으로 형성하고, 절연막(12)을 상기 기판, 매트릭스 하부 배선패턴 및 상기 게이트 배선 패턴상에 형성하고, 그의 절연막에 상기 매트릭스 하부 배선패턴 또는 상기 게이트 배선패턴의 소정위치에 연락하는 스로우홀을 형성하고, 상기 절연막상에 상기 박막트랜지스터부 및 센서부를 위한 a-Si 막을 공통으로 적층하여 형성하고, 이 a-Si 막 및 상기 절연막상에 소정의 것이 상기 스로우홀내에 접속되는 상기 센서부 및 상기 박막트랜지스터부의 전극을 공통으로 적층하여 형성한 것을 특징으로 하는 광전 변환 장치의 제조방법.
KR1019870006135A 1986-06-17 1987-06-17 광전 변환 장치 KR910005603B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14062886 1986-06-17
JP140628 1986-06-17
JP61-1140628 1986-06-17
JP62119349A JPS63114164A (ja) 1986-06-17 1987-05-15 光電変換装置
JP62-119349 1987-05-15
JP119349 1987-05-15

Publications (2)

Publication Number Publication Date
KR880001151A KR880001151A (ko) 1988-03-31
KR910005603B1 true KR910005603B1 (ko) 1991-07-31

Family

ID=15273116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006135A KR910005603B1 (ko) 1986-06-17 1987-06-17 광전 변환 장치

Country Status (2)

Country Link
JP (1) JPS63114164A (ko)
KR (1) KR910005603B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827396B2 (ja) * 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPS63114164A (ja) 1988-05-19
KR880001151A (ko) 1988-03-31

Similar Documents

Publication Publication Date Title
KR100247493B1 (ko) 액티브매트릭스기판의 구조
US4307372A (en) Photosensor
US5057889A (en) Electronic device including thin film transistor
KR20020017781A (ko) 박막트랜지스터형 광센서 어레이 기판
US4650984A (en) Photosensor array for treating image information
US4988631A (en) Method of making a photoelectric conversion device
US4405915A (en) Photoelectric transducing element
US5061979A (en) Semiconductor photoelectric device having a matrix wiring section
KR910005603B1 (ko) 광전 변환 장치
JPS628951B2 (ko)
EP0321224B1 (en) Image sensor
JPH03295275A (ja) 薄膜スイッチング素子アレイ
JPS6317554A (ja) 光導電装置
JPS62171155A (ja) フオトセンサの製造方法
KR940001294B1 (ko) 밀착형 이미지 센서 제조방법
JP2639663B2 (ja) 光電変換素子
JPS6189661A (ja) イメ−ジセンサの製造方法
JP2999541B2 (ja) 光電変換素子、光センサおよびその製法
JPH0595100A (ja) イメージセンサ
KR960011475B1 (ko) 밀착형 이메지 센서 제조방법
JP2639664B2 (ja) 光電変換素子
JP2573342B2 (ja) 受光素子
JPS61232668A (ja) イメ−ジセンサおよびその製造方法
JPS61280659A (ja) 密着形イメ−ジセンサ−
JPS60263457A (ja) 混成集積化光センサ用光電変換素子アレイ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee